特許
J-GLOBAL ID：200903078508157090
不揮発性メモリ記憶装置
発明者：
出願人/特許権者：
代理人 (1件)：
中島 司朗
公報種別：公開公報
出願番号（国際出願番号）：特願平5-261209
公開番号（公開出願番号）：特開平7-114500
出願日： 1993年10月19日
公開日（公表日）： 1995年05月02日
要約：
【要約】 (修正有)【目的】 不揮発性メモリに対するデータ読み出しおよび書き込みと、データの消去を並列して行ない、高速化を図る。【構成】 フラッシュメモリアレイ1中のデータブロックのうち、複数個のブロックと、アレイ中の対応するデータブロックと内容の不一致を示す書き込みビットとを対応させて記憶するキャッシュメモリ2と、メモリ2の各データブロック毎に、アレイ1の対応するデータブロックが消去されたビットを保持する消去済みビット保持手段と、フラッシュメモリにおいてアクセス中のメモリ素子を検出するアクセスチップ検出部33と、検出された以外のフラッシュメモリ素子に属するデータブロックで書き込みビットが立っていて消去済みビットが立っていないデータブロックに対応するフラッシュメモリ中のブロックを選択するブロック選択部34と、選択されたブロックを消去して対応する消去済みビットを立てる消去制御部35とを備えたことを特徴とする。
請求項（抜粋）：
ブロック単位のデータ消去が可能な複数のフラッシュメモリ素子を用いた不揮発性記憶装置であって、フラッシュメモリ中のデータブロックのうち、複数個のデータブロックと、フラッシュメモリ中の対応するデータブロックと内容が一致していないことを示す書き込みビットとを対応させて記憶するキャッシュメモリと、キャッシュメモリ中の各データブロック毎に、フラッシュメモリ中の対応するデータブロックが消去されたことを示す消去済みビットを保持する消去済みビット保持手段と、フラッシュメモリにおいてアクセス中のフラッシュメモリ素子を検出するアクセス対象検出手段と、アクセス対象検出手段により検出された以外のフラッシュメモリ素子に属するデータブロックでキャッシュメモリに格納されているデータブロックのうち、書き込みビットが立っていてかつ消去済みビットが立っていないデータブロックに対応するフラッシュメモリ中のデータブロック選択する選択手段と、選択手段により選択されたデータブロックを消去して対応する消去済みビットを立てる消去制御手段とを備えたことを特徴とする不揮発性記憶装置。
IPC (2件)：
G06F 12/08 310
, G11C 16/06
