特許
J-GLOBAL ID：200903078520914956
並列演算処理装置及び並列演算処理方法
発明者：
,
出願人/特許権者：
代理人 (3件)：
森 哲也
, 内藤 嘉昭
, 崔 秀▲てつ▼
公報種別：公開公報
出願番号（国際出願番号）：特願2003-125408
公開番号（公開出願番号）：特開2004-334297
出願日： 2003年04月30日
公開日（公表日）： 2004年11月25日
要約：
【課題】処理ステップ数の低減およびプログラムの簡素化を図るとともに製造コストを低減するのに好適な並列演算処理装置を提供する。【解決手段】SIMD型プロセッサ100は、4つのPE0〜3と、命令コードをデコードして各PE0〜3の動作を制御する制御装置110とで構成されている。各PE0〜3は、フラグビットを記憶するためのフラグビット記憶部14と、フラグビット記憶部14のフラグビットに基づいてそのPEの演算対象となるデータを演算対象オペランドのなかから選択する演算部12とを備える。【選択図】 図1
請求項（抜粋）：
複数の演算器を備え、単一の命令コードに基づいて、前記複数の演算器を並列に動作させて複数のデータを並列に処理する装置であって、
前記複数のデータは、前記各演算器に対応したサブセットを含み、
前記各演算器は、フラグ情報を記憶するためのフラグ情報記憶手段と、前記フラグ情報記憶手段のフラグ情報に基づいて当該演算器の演算対象となるデータを当該演算器に対応するサブセットのなかから選択するデータ選択手段とを有することを特徴とする並列演算処理装置。
IPC (2件)：
FI (2件)：
G06F15/80
, G06F15/177 672K
