特許

J-GLOBAL ID：200903078544723140

半導体装置の製造方法及び基板処理装置

発明者： 浅井 優幸
出願人/特許権者： 株式会社日立国際電気
公報種別：公開公報
出願番号（国際出願番号）：特願2003-088751
公開番号（公開出願番号）：特開2004-296887
出願日： 2003年03月27日
公開日（公表日）： 2004年10月21日
要約：

【課題】成膜工程において形成した薄膜中の不純物除去のための処理時間を最適化することにより、不純物含有量の少ない薄膜を基板上に効率良く形成する。【解決手段】半導体装置の製造方法は、成膜工程と改質工程とを備える。成膜工程では、成膜原料供給ユニット9からの原料ガスをシャワーヘッド6より反応室1内に供給して、回転する基板4上にハフニウムを含む薄膜を形成する。改質工程では、反応物活性化ユニット11で生成した反応物であるラジカルを、シャワーヘッド6から供給して、成膜工程において形成した膜中の不純物元素を除去する。改質工程においてラジカルを供給する時間を、成膜工程で形成した薄膜中の不純物が十分に除去される時間となるよう事前に調整する。【選択図】 図1

請求項（抜粋）：

原料ガスを用いて基板上に薄膜を形成する成膜工程と、反応物を用いて成膜工程において形成した薄膜の改質を行う改質工程とを連続して複数回繰り返す処理工程を有する半導体装置の製造方法において、前記処理工程の前に、成膜工程で形成する薄膜中の不純物が十分に除去される時間を予め測定しておき、改質工程においては、反応物を供給する時間を前記予め測定した時間に設定することを特徴とする半導体装置の製造方法。

IPC (2件)：

H01L21/316 ,  H01L21/31

FI (3件)：

H01L21/316 P ,  H01L21/316 X ,  H01L21/31 B

Fターム (19件)：

5F045AA04 ,  5F045AA08 ,  5F045AB31 ,  5F045AC08 ,  5F045AC16 ,  5F045BB14 ,  5F045BB16 ,  5F045DC63 ,  5F045DP03 ,  5F045EH18 ,  5F045HA22 ,  5F058BA01 ,  5F058BC03 ,  5F058BD05 ,  5F058BF06 ,  5F058BF27 ,  5F058BF29 ,  5F058BH16 ,  5F058BJ04