特許
J-GLOBAL ID：200903078555380130
SOI基板の作製方法
発明者：
出願人/特許権者：
代理人 (1件)：
田治米 登 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-111309
公開番号（公開出願番号）：特開2002-314051
出願日： 2001年04月10日
公開日（公表日）： 2002年10月25日
要約：
【要約】【課題】 貼り合わせ法によりSOI基板を作製するにあたり、SOI層を高精度で安定的に極薄膜化させる。【解決手段】 基板貼り合わせ法によるSOI基板100Aの作製方法において、第1の半導体基板1上に多孔質Si層2を形成し、多孔質Si層2上に素子分離用絶縁膜6を形成し、SOI層形成部分の素子分離用絶縁膜6を除去して多孔質Si層2を表出させ、多孔質Si層2上にエピタキシャル成長法によりSi単結晶層3を成長させ、該第1の半導体基板1のSi単結晶層3及び素子分離用絶縁膜6と第2の半導体基板5とを貼り合わせ用絶縁膜4を介して貼り合わせ、第1の半導体基板1を非貼り合わせ面側から研削、研磨又はエッチングし、Si単結晶層3を表出させる。
請求項（抜粋）：
基板貼り合わせ法によるSOI基板の作製方法であって、第1の半導体基板上に多孔質Si層を形成し、多孔質Si層上に素子分離用絶縁膜を形成し、SOI層形成部分の素子分離用絶縁膜を除去して多孔質Si層を表出させ、多孔質Si層上にエピタキシャル成長法によりSi単結晶層を成長させ、該第1の半導体基板のSi単結晶層及び素子分離用絶縁膜と第2の半導体基板とを貼り合わせ用絶縁膜を介して貼り合わせ、第1の半導体基板を非貼り合わせ面側から研削、研磨又はエッチングし、Si単結晶層を表出させることからなるSOI基板の作製方法。
IPC (4件)：
H01L 27/12
, H01L 21/02
, H01L 21/76
, H01L 21/762
H01L 27/12 B
, H01L 27/12 F
, H01L 21/02 B
, H01L 21/76 D
, H01L 21/76 E
5F032AA03
, 5F032AA06
, 5F032AA14
, 5F032BB01
, 5F032DA16
, 5F032DA71
, 5F032DA78
