ΔΣ変調を用いるスイッチング増幅器

発明者： ,
出願人/特許権者：
代理人 (1件)：原謙三
公報種別：公開公報
出願番号（国際出願番号）：特願平10-368026
公開番号（公開出願番号）：特開2000-196374
出願日： 1998年12月24日
公開日（公表日）： 2000年07月14日
要約：

【要約】【課題】 ΔΣ変調回路23によって得られた1ビット信号に応答して、定電圧スイッチ24内の半導体電力増幅素子が飽和域で動作し、電源からの高電圧をスイッチングし、LPF25によって平滑化することで、音響信号を高効率で増幅するようにしたスイッチング増幅器21において、デジタル1ビット信号の入力を可能にする。【解決手段】 1ビット信号源22から、前記1ビット信号とともに、該1ビット信号の生成に使用されたクロック信号を取込み、タイミング制御回路31によって作成された前記1ビット信号に同期したタイミング信号に応答して、マッチングブロック32が入力1ビット信号をサンプリングし、加算器33において、後段側のΔΣ変調回路23および定電圧スイッチ24の動作を前記タイミング信号によって規定して得られたフィードバック信号が減算されるようにする。

請求項（抜粋）：

ΔΣ変調回路が入力信号をΔΣ変調し、その変調信号に応答してスイッチング回路が電源からの予め定める定電圧をスイッチングし、そのスイッチング出力をローパスフィルタによってアナログ変換して出力するΔΣ変調を用いるスイッチング増幅器において、前記入力信号を1ビット信号とし、入力信号源からのクロック信号に応答して、前記ΔΣ変調回路およびスイッチング回路の動作タイミングを規定するタイミング信号を生成するタイミング制御回路と、前記スイッチング回路の出力信号をΔΣ変調回路の入力段の加算器にフィードバックするフィードバックループと、前記ΔΣ変調回路の前段側に介在され、入力1ビット信号に対応して、前記タイミング信号によって時間軸が規定された単位パルスを前記ΔΣ変調回路に入力するマッチング回路とを含むことを特徴とするΔΣ変調を用いるスイッチング増幅器。

IPC (2件)：

H03F 3/217 , H03M 3/02

FI (2件)：

H03F 3/217 , H03M 3/02

Fターム (37件)：

5J064AA02 , 5J064BA03 , 5J064BB02 , 5J064BB09 , 5J064BC08 , 5J064BC10 , 5J064BC11 , 5J064BC16 , 5J064BC19 , 5J064BC21 , 5J064BD01 , 5J091AA02 , 5J091AA26 , 5J091AA66 , 5J091CA32 , 5J091CA41 , 5J091CA54 , 5J091FA19 , 5J091HA29 , 5J091HA38 , 5J091KA00 , 5J091KA15 , 5J091KA16 , 5J091KA19 , 5J091KA23 , 5J091KA26 , 5J091KA29 , 5J091KA31 , 5J091KA34 , 5J091KA42 , 5J091KA62 , 5J091MA11 , 5J091SA05 , 5J091TA01 , 5J091TA03 , 5J091TA06 , 5J091UW01

前のページに戻る