特許
J-GLOBAL ID：200903078587975020
半導体記憶装置のアドレス整列装置
発明者：
出願人/特許権者：
代理人 (1件)：
山川 政樹
公報種別：公開公報
出願番号（国際出願番号）：特願平9-201227
公開番号（公開出願番号）：特開平10-116226
出願日： 1997年07月28日
公開日（公表日）： 1998年05月06日
要約：
【要約】【課題】 アドレス入力時に順序が整列された複数バイトの長さを有する記憶素子を連続的にアクセスできるようにする。【解決手段】 入力されるアドレスをデコーディングして、nビットの長さを有するセルをa×bの大きさを有する少なくとも2つ以上のブロックに分け、入力されるアドレスによって、制御部からデータ入出力選択信号を出力させて、そのブロックの連続するバイトを選択して、出力させる。
請求項（抜粋）：
nビットのサイズを有するm個のセルを、a行×b列のサイズを有する少なくとも2つ以上のブロックに分けて配置した記憶装置と、それらのブロックに対応して設けられ、入力されるアドレスをデコードして、入力アドレスに応じてセルをそれぞれアクセスするアドレスデコーダと、入力アドレスによりデータ入出力選択信号を出力する制御手段部と、前記ブロックの同じa列のセルに同時に連結されていて、前記制御手段部のデータ入出力選択信号により、いずれか1つのブロックのセルを選択するa個のセル選択手段部と、前記制御手段部の入出力選択信号により前記a個のセル選択手段部のいずれか1つを選択して、アドレスの順序通りにデータを再整列して出力するa個の入出力選択部と、前記それぞれの入出力選択部に連結されるa個の入出力ポートと、を有することを特徴とする半導体記憶装置のアドレス整列装置。
引用特許：
前のページに戻る
