特許
J-GLOBAL ID：200903078610190655
半導体集積回路装置
発明者：
出願人/特許権者：
代理人 (1件)：
西野 卓嗣
公報種別：公開公報
出願番号（国際出願番号）：特願平5-159579
公開番号（公開出願番号）：特開平7-074309
出願日： 1993年06月29日
公開日（公表日）： 1995年03月17日
要約：
【要約】【目的】 両者をほぼ同じ個数の単位容量に分割することにより、エッチング誤差の他シリコン窒化膜の膜厚のばらつきをも吸収して高精度の容量比を得る。【構成】 半導体チップの表面に容量素子A(10)と容量素子B(11)を形成する。容量比が1対4の場合、容量素子A(10)を単位容量(12)A1〜A4に、容量素子B(11)を単位容量(12)B1〜B4に分割する。容量素子A(10)は、並列接続した単位容量A1、A2と同じく並列接続したた単位容量A3、A4とを直列接続することに容量比1の素子とし、容量素子B(11)は単位容量B1〜B4を並列接続して容量比4の素子とする。各単位容量(12)は全て同じ面積で形成することにより同じ容量値を持ち、全てを近接配置する。
請求項（抜粋）：
半導体チップの表面に、上部電極と下部電極との交差部の面積が各々定められた容量比に従う面積とした少なくとも1組の容量素子を形成した半導体集積回路装置において、前記1組の容量素子は、互いに複数個の単位容量素子に分割され、該単位容量素子を直列または並列接続して前記容量比を形成したことを特徴とする半導体集積回路装置。
IPC (2件)：
前のページに戻る
