特許
J-GLOBAL ID：200903078611408506
半導体記憶装置とそのテスト方法
発明者：
,
出願人/特許権者：
代理人 (1件)：
徳若 光政
公報種別：公開公報
出願番号（国際出願番号）：特願平8-073226
公開番号（公開出願番号）：特開平9-245498
出願日： 1996年03月04日
公開日（公表日）： 1997年09月19日
要約：
【要約】【課題】 簡単な構成で高機能のテストを実現することができるテスト回路及び効率のよいバーンインテストが可能な半導体記憶装置とそのテスト方法を提供する。【解決手段】 複数のワード線と複数のデータ線との交点に書き換え可能なメモリセルがマトリックス状に配置されたメモリアレイの選択動作に必要なアドレス信号を発生させるアドレス発生回路及び上記メモリアレイに対するデータの入力と出力とを行う信号経路に設けられたデータ保持回路を含むテスト回路を設け、テストモードの設定により上記アドレス発生回路とデータ保持回路を制御して上記メモリアレイの一部に外部からテストパターンを書き込み、上記テスト回路に対して外部からテストモードを指定することにより、半導体記憶装置が単体で上記テスト回路によりテストパターンとテストモードに従って自動的にテストを行うようにする。
請求項（抜粋）：
複数のワード線と複数のデータ線との交点に書き換え可能なメモリセルがマトリックス状に配置されたメモリアレイと、かかるメモリアレイの選択動作に必要なアドレス信号を発生させるアドレス発生回路と、上記メモリアレイに対するデータの入力と出力とを行う信号経路に設けられたデータ保持回路と、テストモードの設定により上記アドレス発生回路とデータ保持回路を制御して上記メモリアレイの一部に書き込まれているテストパターンを用いてかかるメモリアレイに対する一連の書き込みと読み出し動作を含む自動テスト動作を行うテスト回路とを備えてなることを特徴とする半導体記憶装置。
IPC (4件)：
G11C 29/00 303
, G01R 31/28
, G11C 11/401
, H01L 21/66
G11C 29/00 303 B
, H01L 21/66 W
, G01R 31/28 B
, G11C 11/34 371 A
