特許
J-GLOBAL ID：200903078618797052
半導体素子の製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
則近 憲佑
公報種別：公開公報
出願番号（国際出願番号）：特願平4-236260
公開番号（公開出願番号）：特開平6-085055
出願日： 1992年09月04日
公開日（公表日）： 1994年03月25日
要約：
【要約】【構成】本発明の半導体素子の製造方法は、シリコン基板の表面側にペレットの分割予定境界線に沿って溝を刻設したのち、形成した溝の内壁面に樹脂膜を形成し、裏面研削工程によるシリコン基板の裏面の除去と同時に溝を裏面に連通させ、シリコン基板を複数のペレットに分離させるようにしたものである。【効果】本発明の半導体素子の製造方法は、溝の内壁面にダイシング切屑が残存していたとしても、樹脂膜により封止・固着されるとともに、シリコン基板から複数のペレットに分離する際の“割れ”あるいはマウント時の着座の際の“割れ”の発生を防止することができ、これら“割れ”に伴う破片や上記ダイシング切屑による歩留低下を防止することができる。
請求項（抜粋）：
基板の表面側のペレット分割予定に従って有底の溝を形成する溝入れ工程と、この溝入れ工程後に上記溝の内壁面に樹脂膜を形成する樹脂膜形成工程と、この樹脂膜形成工程後に上記基板の表面側を保持し上記基板の裏面側を少なくとも上記溝の底部が開口し上記ペレットが形成されるまで上記裏面方向に研削する裏面研削工程とを具備することを特徴とする半導体素子の製造方法。
IPC (2件)：
前のページに戻る
