特許
J-GLOBAL ID：200903078619431426
クロック信号モデリング回路
発明者：
出願人/特許権者：
代理人 (1件)：
深見 久郎 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-010924
公開番号（公開出願番号）：特開平9-238058
出願日： 1996年01月25日
公開日（公表日）： 1997年09月09日
要約：
【要約】【課題】 PLL又はDLLを使用しなく、入力される外部クロック信号に応じて内部クロック信号を速く生成することにより、クロックアクセスタイム及び電流消費を減少させ得るクロック信号モデリング回路を提供することである。【解決手段】 外部クロック信号(CLK_IN)を入力受け、遅延されたクロック信号(CLK_D1〜CLK_Dn)を出力する遅延部と、前記遅延されたクロック信号(CLK_D1〜CLK_Dn)を入力受け、外部クロック信号(CLK_IN)に応じてサンプリングして出力するサンプリング部と、前記サンプリング部の出力を入力受けて順次比較する比較部と、前記遅延部から出力された遅延クロック信号(CLK_D1〜CLK_Dn)を入力受け、比較部の出力信号と外部から入力されるスイッチング信号に応じて内部クロック信号を出力する出力部とから構成される。
請求項（抜粋）：
外部クロック信号(CLK_IN)を入力受け、遅延されたクロック信号(CLK_D1〜CLK_Dn)を出力する遅延部と、前記遅延されたクロック信号(CLK_D1〜CLK_Dn)を入力受け、外部クロック信号(CLK_IN)に応じてサンプリングして出力するサンプリング部と、前記サンプリング部の出力を入力受けて順次比較する比較部と、前記遅延部から出力された遅延クロック信号(CLK_D1〜CLK_Dn)を入力受け、比較部の出力信号と外部から入力されるスイッチング信号に応じて内部クロック信号を出力する出力部とから構成されることを特徴とするクロック信号モデリング回路。
IPC (2件)：
FI (2件)：
H03K 5/14
, G06F 1/04 312 Z
