特許

J-GLOBAL ID：200903078619676127

ソフトウェアのデバッグ方法および論理回路のデバッグ方法

発明者： 河本 功
出願人/特許権者： 松下電器産業株式会社
代理人 (1件)： 岡田 和秀
公報種別：公開公報
出願番号（国際出願番号）：特願2000-066215
公開番号（公開出願番号）：特開2001-256079
出願日： 2000年03月10日
公開日（公表日）： 2001年09月21日
要約：

【要約】【課題】 論理回路上のプロセッサで実行されるソフトウェアについて、必要な記憶容量の削減と高速かつ正確なシミュレーションとの双方を両立させながら、ソフトウェアのデバッグおよび周辺回路の検証を効率的に行なう。【解決手段】 クロック情報を含む詳細な回路モデルとしての論理シミュレータ101は、プロセッサモデル102、メモリモデル103,104、周辺回路モデル105を備えている。この論理シミュレータ101と高速シミュレーション動作可能な命令レベルシミュレータ108とを併用する。論理シミュレータ101はプログラム106をシミュレーションするときに、プロセッサモデル102と周辺回路モデル105との間のインタフェース情報107を抽出し、保存する。命令レベルシミュレータ108は、プログラム106の動作を再現するときに、前記のインタフェース情報107を使用する。

請求項（抜粋）：

プロセッサモデルおよび周辺回路モデルを備えているとともにクロック情報を含む詳細な回路モデルの論理シミュレータと命令レベルシミュレータとを併用して論理回路上のプロセッサで実行するソフトウェアをデバッグする方法であって、前記論理シミュレータで前記ソフトウェアをシミュレーションするときに前記プロセッサモデルと前記周辺回路モデルとのインタフェース情報を抽出して保存しておき、前記命令レベルシミュレータで前記ソフトウェアの動作を再現するときに前記保存したインタフェース情報を利用することを特徴とするソフトウェアのデバッグ方法。

IPC (3件)：

G06F 11/28 340 ,  G06F 11/26 ,  G06F 17/50

FI (4件)：

G06F 11/28 340 C ,  G06F 11/26 ,  G06F 15/60 664 J ,  G06F 15/60 664 A

Fターム (10件)：

5B042GA13 ,  5B042HH06 ,  5B042HH07 ,  5B046AA08 ,  5B046JA05 ,  5B048AA01 ,  5B048AA04 ,  5B048DD04 ,  5B048DD15 ,  5B048DD17