特許

J-GLOBAL ID：200903078622474756

半導体装置およびその製造方法

発明者： 元吉 真
出願人/特許権者： ソニー株式会社
代理人 (1件)： 杉浦 正知
公報種別：公開公報
出願番号（国際出願番号）：特願平10-107565
公開番号（公開出願番号）：特開平11-307474
出願日： 1998年04月17日
公開日（公表日）： 1999年11月05日
要約：

【要約】【課題】 銅または銅合金配線を用いた場合に、半導体基板中や素子中への銅の拡散を防止することができ、高い信頼性および良好な特性を実現することができると共に、製造プロセスの簡略化を図ることができる半導体装置およびその製造方法を提供する。【解決手段】 半導体基板1の一主面にnチャネルMOSFET、pチャネルMOSFETなどの素子を設け、半導体基板1の素子を設けた一主面に上にSiN膜のような拡散防止膜11を設ける。拡散防止膜11上にSiO2 膜のような層間絶縁膜12を設け、層間絶縁膜12に配線溝13、接続孔14を設ける。配線溝13、接続孔14の側面にSiN膜のような拡散防止膜15を設けると共に、配線溝13、接続孔14の内部に下地バリアメタルとしてのTiN/Ti膜16を介してCu溝配線17を構成するCu膜を埋め込む。

請求項（抜粋）：

一主面に素子が設けられた半導体基板と、上記半導体基板の上記一主面上に上記素子を覆うようにして設けられた層間絶縁膜と、上記層間絶縁膜に設けられた配線溝および/または接続孔の内部に埋め込まれた銅または銅合金配線とを有する半導体装置において、上記半導体基板の上記一主面と上記層間絶縁膜との間に、銅の拡散を防止するための拡散防止膜が設けられていることを特徴とする半導体装置。

IPC (3件)：

H01L 21/28 301 ,  H01L 21/3205 ,  H01L 21/768

FI (3件)：

H01L 21/28 301 R ,  H01L 21/88 K ,  H01L 21/90 C