特許
J-GLOBAL ID：200903078630676635
半導体装置とその製造方法
発明者：
,
出願人/特許権者：
代理人 (1件)：
芝野 正雅
公報種別：公開公報
出願番号（国際出願番号）：特願平11-116873
公開番号（公開出願番号）：特開2000-307104
出願日： 1999年04月23日
公開日（公表日）： 2000年11月02日
要約：
【要約】【課題】 耐圧特性の向上を図る。【解決手段】 本発明の半導体装置は、半導体基板1上に形成されたゲート酸化膜10と、このゲート酸化膜10よりも膜厚の厚い選択酸化膜9と、前記ゲート酸化膜10上に形成され、かつ選択酸化膜9上に一部が跨るように形成されたゲート電極11と、このゲート電極11に隣接するように基板表層に形成された低濃度のソース・ドレイン領域13,14及び高濃度のソース・ドレイン領域15,16とを有するものにおいて、前記低濃度のソース・ドレイン領域13,14が、前記選択酸化膜9の端部から後退した基板表層位置に形成された第1の不純物領域13A,14Aと、前記ゲート酸化膜10と選択酸化膜9との境界線近傍に隣接するように形成され、前記第1の不純物領域13A,14Aよりも低濃度の第2の不純物領域13B,14Bとから構成されている。
請求項（抜粋）：
半導体基板上に形成された第1の絶縁膜と、前記第1の絶縁膜よりも膜厚の厚い第2の絶縁膜と、前記第1の絶縁膜上に形成され、かつ第2の絶縁膜上に一部が跨るように形成されたゲート電極と、前記ゲート電極に隣接するように基板表層に形成された低濃度及び高濃度の不純物領域から成るLDD構造のソース・ドレイン領域とを有する半導体装置において、前記低濃度のソース・ドレイン領域が、前記第2の絶縁膜の端部から後退した基板表層位置に形成された第1の不純物領域と、前記第1の絶縁膜と第2の絶縁膜との境界線近傍に隣接するように形成され、前記第1の不純物領域よりも低濃度の第2の不純物領域とから構成されていることを特徴とする半導体装置。
Fターム (13件)：
5F040DA00
, 5F040DA18
, 5F040DC01
, 5F040EC01
, 5F040EC07
, 5F040EC13
, 5F040EC19
, 5F040EC24
, 5F040EF01
, 5F040EF02
, 5F040EF11
, 5F040EF13
, 5F040FC02
