特許

J-GLOBAL ID：200903078632438049

情報処理装置及びそのブート方法

発明者： 伊賀 和寿
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 松浦 兼行
公報種別：公開公報
出願番号（国際出願番号）：特願平9-350771
公開番号（公開出願番号）：特開平11-184703
出願日： 1997年12月19日
公開日（公表日）： 1999年07月09日
要約：

【要約】【課題】 従来の情報処理装置では、ROMに格納されたBIOSコードの読取時間が遅いため、装置の立ち上がりに長時間を要する。【解決手段】 ホストコントローラ12はこの情報処理装置全体の動作を統括的に制御する。ROM13は情報処理装置のブート時に読み込まれるコードが予め格納されている。ホストコントローラ12は、ROM13の内容を高速記憶素子21にコピーし、VCC電源オフ後にVCC電源がオンとなった時点で高速記憶素子21の記憶内容を読み出して装置をブートさせる。これにより、ROM13に比べてはるかに短時間で読み出しできる高速記憶素子21からの読み出し内容に基づいて、装置をブートできる。

請求項（抜粋）：

プロセッサに接続されたホストコントローラが、第1の電源のオンにより記憶装置に記憶されたコードを読み出して装置をブートする情報処理装置において、前記記憶装置に比べて高速に読み出しが可能な高速記憶素子を設けると共に、前記第1の電源のオン、オフに関係なく常時電力を前記ホストコントローラと前記高速記憶素子のそれぞれに供給する第2の電源を設け、前記第1の電源がオンされた時に、前記高速記憶素子に予め記憶しておいた前記記憶装置と同一の記憶内容のコードを読み出してブートすることを特徴とする情報処理装置。

引用特許：

審査官引用 (3件)

• 特開平3-014153
  
• 特開昭62-242257
  
• リスタート処理方法
  公報種別：公開公報   出願番号：特願平6-300480   出願人：株式会社日立製作所