特許
J-GLOBAL ID：200903078640407047
ミキサ回路
発明者：
,
,
,
,
出願人/特許権者：
,
,
代理人 (1件)：
大菅 義之
公報種別：公開公報
出願番号（国際出願番号）：特願2003-168529
公開番号（公開出願番号）：特開2005-006127
出願日： 2003年06月12日
公開日（公表日）： 2005年01月06日
要約：
【課題】本発明は、出力される混合信号の品質を向上させることが可能なミキサ回路を提供することを目的とする。【解決手段】少なくとも二つの結晶面を有する半導体基板(810A、810)と、該半導体基板上であって前記結晶面の少なくとも二つに対して形成したゲート絶縁膜(820A)とを有し、前記ゲート絶縁膜に沿って前記半導体基板中に形成されるチャネルのチャネル幅が、前記少なくとも二つの結晶面に対して各々形成されるチャネルの各チャネル幅の総和で示される、pチャネルMOSトランジスタ(840A)及びnチャネルMOSトランジスタ(840B)を組み合わせたCMOSトランジスタ(800)を用いて、ミキサ回路を構成する。【選択図】 図8
請求項（抜粋）：
第一周波数の信号または第二周波数の信号を入力するための差動対トランジスタを少なくとも有し、前記第一周波数の信号及び前記第二周波数の信号を乗算して第三周波数の信号を生成するミキサ回路であって、
前記差動対トランジスタの各トランジスタは、
第1の結晶面を主面として有する半導体基板と、
該半導体基板の一部として形成され、前記第1の結晶面とは異なった第2の結晶面により画成された1対の側壁面と、前記第2の結晶面とは異なった第3の結晶面により画成された頂面とよりなる、半導体構造と、
前記主面及び前記側壁面及び前記頂面を一様な厚さで覆うゲート絶縁膜と、
前記主面及び前記側壁面及び前記頂面を、前記ゲート絶縁膜を介して連続的に覆うゲート電極と、
前記半導体基板中及び前記半導体構造中の、前記ゲート電極を介する一方側及び他方側に形成され、いずれも前記主面及び前記側壁面及び前記頂面に沿って連続的に延在する、同一導電型拡散領域と、
よりなるMISトランジスタである、
ことを特徴とするミキサ回路。
IPC (2件)：
FI (2件)：
引用特許：
審査官引用 (5件)
-
半導体装置およびその製造方法
公報種別：公開公報
出願番号：特願2001-224740
出願人：株式会社東芝
-
半導体装置
公報種別：公開公報
出願番号：特願平7-062233
出願人：株式会社東芝
-
集積化ミキサ回路
公報種別：公開公報
出願番号：特願平11-029559
出願人：株式会社日立製作所
全件表示
前のページに戻る
