特許

J-GLOBAL ID：200903078640664880

半導体装置の製造方法およびその製造装置

発明者： 菅野 至 ,  青山 哲男 ,  羽田 真由美
出願人/特許権者： 三菱電機株式会社 ,  三菱瓦斯化学株式会社
代理人 (1件)： 深見 久郎 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-140039
公開番号（公開出願番号）：特開平9-321250
出願日： 1996年06月03日
公開日（公表日）： 1997年12月12日
要約：

【要約】【課題】 キャパシタを含む半導体装置の製造方法において、高融点金属からなる電極パターンをドライエッチング法により形成する際に、電極パターンの側壁に形成された、エッチング残渣物を除去する方法を提供すること。【解決手段】 レジストパターン53をマスクにして高融点金属層1をドライエッチングし、それによって、高融点金属からなる第1の電極パターン54を形成する。第1の電極パターン54の側壁を界面活性剤を含む水溶液で洗浄する。

請求項（抜粋）：

キャパシタを含む半導体装置の製造方法であって、基板の上に、高融点金属からなる高融点金属層を形成する工程と、前記高融点金属層の上にレジストパターンを形成する工程と、前記レジストパターンをマスクにして、前記高融点金属層をドライエッチングし、それによって、高融点金属からなる第1の電極パターンを形成する工程と、前記レジストパターンを除去する工程と、前記第1の電極パターンの側壁を界面活性剤を含む水溶液で洗浄する工程と、前記第1の電極パターンを覆うように、前記基板の上に、高誘電率材料で形成された高誘電体膜を形成する工程と、前記高誘電体膜を介在させて、前記第1の電極パターンを覆うように、第2の電極パターンを形成する工程と、を備えた、半導体装置の製造方法。

IPC (6件)：

H01L 27/108 ,  H01L 21/8242 ,  H01L 21/28 301 ,  H01L 21/304 341 ,  H01L 21/304 ,  H01L 21/768

FI (7件)：

H01L 27/10 621 B ,  H01L 21/28 301 R ,  H01L 21/304 341 L ,  H01L 21/304 341 M ,  H01L 21/90 B ,  H01L 21/90 C ,  H01L 27/10 651