特許

J-GLOBAL ID：200903078658723272

半導体記憶装置

発明者： 佐伯 貴範
出願人/特許権者： 日本電気株式会社
代理人 (1件)： ▲柳▼川 信
公報種別：公開公報
出願番号（国際出願番号）：特願平7-208947
公開番号（公開出願番号）：特開平9-063261
出願日： 1995年08月17日
公開日（公表日）： 1997年03月07日
要約：

【要約】【課題】 主ワード線とアドレス線とから副ワード線を選択する分割デコーダを、NMOSトランジスタで構成し、主ワード線の逆相信号を用いることなく、またアドレス線の負荷を小とする。【解決手段】 副ワード線SWをドライブするドライブトランジスタ2のゲートに、伝達ゲートトランジスタ1を介して主ワード線MWを接続する。トランジスタ2のドレインにアドレス線RAを接続し、SWをリセットするリセットトランジスタ3をRAの逆相信号線でゲート駆動する。そして、MWとSWとの間にフローティング防止トランジスタ4を設け、RAにてゲート駆動する。

請求項（抜粋）：

行アドレス信号の一部をデコードする主デコーダ回路と、この主デコーダ回路の出力により駆動される主ワード線と、前記アドレス信号の残余の信号と前記主ワード線の信号とをデコードする分割デコーダ回路と、この分割デコーダ回路の出力により駆動される副ワード線と含む半導体記憶装置であって、前記分割デコーダ回路は、前記副ワード線を選択状態の電位にドライブすべくドレインに前記アドレス信号の残余の信号が供給され、ソースに前記副ワード線が接続されたドライブ用トランジスタ素子と、このドライブ用トランジスタ素子のゲートに対して前記主ワード線の電位を伝達するための伝達ゲート用トランジスタ素子と、前記副ワード線を非選択状態の電位にリセットすべくドレインに前記副ワード線が接続され、ソースにリセット電位が供給され、またゲートに前記アドレス信号の残余の信号の逆相信号が供給されたリセット用トランジスタ素子と、前記副ワード線のフローティング状態を防止すべくトレインに前記主ワード線の電位が供給され、ソースに前記副ワード線が接続され、またゲートに前記アドレス信号の残余の信号が供給されたフローティング防止用トランジスタ素子と、を有することを特徴とする半導体記憶装置。