特許
J-GLOBAL ID:200903078676002140

機能記述の最適化システム

発明者:
出願人/特許権者:
代理人 (1件): 鈴江 武彦
公報種別:公開公報
出願番号(国際出願番号):特願平6-155972
公開番号(公開出願番号):特開平8-022483
出願日: 1994年07月07日
公開日(公表日): 1996年01月23日
要約:
【要約】【目的】ランダムロジック記述及びデータパス記述を所定の評価により分類する機能記述の最適化システムを提供する。【構成】機能記述を解析して構文木を作成する構文解析部3と、構文木からコントロールフローグラフを作成するCFG作成部4と、コントロールフローグラフからデータフローグラフを作成するDFG作成部5と、データフローグラフについて共有可能な部分を抽出してまとめ込むDFG共有機能部8と、データフローグラフについて各ノードにおける実行タイミングを調整するスケジューリング機能部9と、上記コントロールフローグラフ及びデータフローグラフについて所定単位毎に所定の評価を行ってランダムロジック回路及びデータパス回路のいずれを採用するのかを決定する記述分類部6とを具備し、回路面積の最小化及び回路速度の高速化を図り最適な回路設計を行うことを特徴とする。
請求項(抜粋):
LSI回路設計に適用される機能記述の最適化システムにおいて、入力された機能記述がランダムロジック回路で実現可能であるかデータパス回路で実現可能であるかを検定し、上記双方の回路で実現可能であるときに、それぞれの回路について評価を行い、いずれを採用するのかを決定する手段を具備し、上記評価に従い最適な回路設計を行うことを特徴とする機能記述の最適化システム。

前のページに戻る