特許

J-GLOBAL ID：200903078685760210

半導体チップ及びこれを用いた半導体装置

発明者： 菊地 裕二 ,  岸本 清治 ,  中川 和成 ,  日野 吉晴
出願人/特許権者： 日立マクセル株式会社
代理人 (1件)： 武 顕次郎
公報種別：公開公報
出願番号（国際出願番号）：特願2001-167022
公開番号（公開出願番号）：特開2002-083894
出願日： 2001年06月01日
公開日（公表日）： 2002年03月22日
要約：

【要約】【課題】 ノイズによる誤作動や通信特性の劣化を生じにくい再配線層一体形の半導体チップを提供すること、通信特性が良好な半導体装置を提供すること。【解決手段】 絶縁層2を介して回路形成面1a上に再配線層3を形成し、当該再配線層3をもってアンテナコイル4を形成する。アンテナコイル4は、回路形成面1aに形成されたアナログ回路21を避けて、その周辺部分に形成する。アナログ回路21は、半導体チップ1Aに形成されるべき全てのアナログ回路を集約化したものであっても良いし、例えば前記電源回路、演算増幅器、比較増幅器、RF受信部、RF送信部及びRFシンセサイザ部、それにメモリ部の一部を構成する電圧昇圧回路や増幅回路などのようにノイズの影響を特に受けやすいアナログ回路の1つであっても良い。また、半導体チップ1Aに形成されるアナログ回路の一部に備えられたコイルであっても良い。

請求項（抜粋）：

絶縁層を介して回路形成面上に再配線層を一体形成してなる半導体チップにおいて、前記回路形成面に形成されたアナログ回路の全部又は一部と前記再配線層とを前記絶縁層を介して重なり合わないように配列したことを特徴とする半導体チップ。

IPC (5件)：

H01L 23/12 301 ,  H01L 23/12 ,  H01L 23/12 501 ,  G06K 19/07 ,  G06K 19/077

FI (6件)：

H01L 23/12 301 C ,  H01L 23/12 501 P ,  H01L 23/12 501 S ,  H01L 23/12 N ,  G06K 19/00 K ,  G06K 19/00 H

Fターム (5件)：

5B035BA03 ,  5B035BB09 ,  5B035CA01 ,  5B035CA23 ,  5B035CA31