特許

J-GLOBAL ID：200903078699239571

半導体装置

発明者： 松澤 一也 ,  内田 建 ,  西山 彰
出願人/特許権者： 株式会社東芝
代理人 (1件)： 鈴江 武彦 (外6名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-295527
公開番号（公開出願番号）：特開2000-124329
出願日： 1998年10月16日
公開日（公表日）： 2000年04月28日
要約：

【要約】【課題】CMOSトランジスタの微細化を図ること。【解決手段】n型シリコン基板1とp型ウェル2との界面を含む領域に、共通のドレイン領域としてショットキードレイン電極6を形成することによって、従来存在していた素子分離絶縁膜を省く。

請求項（抜粋）：

第1導電型半導体基板の表面に第2導電型チャネルが誘起される第1の電界効果トランジスタと、前記第1導電型半導体基板の表面に形成された第2導電型ウェル層の表面にチャネルが誘起される第2の電界効果トランジスタとからなるCMOSトランジスタを具備してなり、前記第1および第2の電界効果トランジスタは、第1のショットキー電極を共通のドレイン領域とすることを特徴とする半導体装置。

IPC (2件)：

H01L 21/8238 ,  H01L 27/092

FI (2件)：

H01L 27/08 321 E ,  H01L 27/08 321 N

Fターム (13件)：

5F048AA01 ,  5F048AA07 ,  5F048AA09 ,  5F048AC03 ,  5F048BA01 ,  5F048BB06 ,  5F048BB07 ,  5F048BC02 ,  5F048BC05 ,  5F048BC19 ,  5F048BE09 ,  5F048BE10 ,  5F048BF17

引用特許：

審査官引用 (3件)

• 特開平2-086163
  
• 特開昭58-223362
  
• 特開昭63-168046