特許

J-GLOBAL ID：200903078723089071

半導体装置およびその製造方法

発明者： 東谷 秀樹 ,  西山 東作 ,  中村 禎志
出願人/特許権者： 松下電器産業株式会社
代理人 (1件)： 特許業務法人池内・佐藤アンドパートナーズ
公報種別：公開公報
出願番号（国際出願番号）：特願2002-294142
公開番号（公開出願番号）：特開2004-128418
出願日： 2002年10月07日
公開日（公表日）： 2004年04月22日
要約：

【課題】フレキシブル基板上に高速、高周波、高機能の薄型半導体素子を複数実装し、電気的干渉を抑制しつつ、実装体を折り曲げることで薄型3次元半導体装置を提供する。【解決手段】フレキシブル基板(101)上に2つ以上の半導体素子(102,103)が実装された実装体を折り曲げてなる半導体装置であって、少なくとも一組の対向する半導体素子(102,103)間に、フレキシブル基板(101)の電子部品が実装されていない個所(109,110)の一部が折り曲げられて積層配置されており、フレキシブル基板(101)の半導体素子(102,103)間に積層配置される個所には、対向する半導体素子(102,103)の少なくとも一方を覆う金属層(104)を形成する。【選択図】 図1

請求項（抜粋）：

フレキシブル基板上に2つ以上の半導体素子が実装された実装体を折り曲げてなる半導体装置であって、 少なくとも一組の対向する前記半導体素子間に、前記フレキシブル基板の電子部品が実装されていない個所の一部が折り曲げられて積層配置されており、 前記フレキシブル基板の前記半導体素子間に積層配置される個所には、対向する前記半導体素子の少なくとも一方を覆う金属層が形成されていることを特徴とする半導体装置。

IPC (6件)：

H01L25/10 ,  H01L21/60 ,  H01L25/11 ,  H01L25/18 ,  H05K1/02 ,  H05K7/20

FI (4件)：

H01L25/14 Z ,  H01L21/60 311W ,  H05K1/02 Q ,  H05K7/20 C

Fターム (12件)：

5E322AA02 ,  5E322AA11 ,  5E322AB06 ,  5E322FA04 ,  5E338AA12 ,  5E338BB51 ,  5E338BB75 ,  5E338CC06 ,  5E338CC08 ,  5E338EE02 ,  5E338EE13 ,  5F044MM50