特許

J-GLOBAL ID：200903078758882319

クロスポイント型強誘電体メモリ

発明者： 松木 宏 ,  名取 栄治
出願人/特許権者： セイコーエプソン株式会社
代理人 (3件)： 井上 一 ,  布施 行夫 ,  大渕 美千栄
公報種別：公開公報
出願番号（国際出願番号）：特願2003-078090
公開番号（公開出願番号）：特開2004-288812
出願日： 2003年03月20日
公開日（公表日）： 2004年10月14日
要約：

【課題】強誘電体キャパシタからなるメモリセルアレイが、複数層積層されたクロスポイント型強誘電体メモリにおいて、各層に配置されたメモリセルアレイのひずみが少なく、高品質なクロスポイント型強誘電体メモリを提供する。【解決手段】クロスポイント型強誘電体メモリ100は、第1メモリセルアレイ30と第2メモリセルアレイ60とが、第1層間絶縁層20と第2層間絶縁層50とを介して積層されている。第1メモリセルアレイは、ストライプ状に形成された下部電極38と、下部電極38と交叉する方向にストライプ状に形成された上部電極36と、下部電極38と、上部電極36との、少なくとも交叉部分に配置される強誘電体キャパシタ34と、強誘電体キャパシタ34の相互間に形成された埋め込み絶縁層32とを含む。第1層間絶縁層20と、第2層間絶縁層50とは、引張応力を有する層と、圧縮応力を有する層とを含んでいる。【選択図】 図2

請求項（抜粋）：

複数のメモリセルアレイが、層間絶縁層を介して積層され、 前記メモリセルアレイは、 ストライプ状に形成された下部電極と、 前記下部電極と交叉する方向にストライプ状に形成された上部電極と、 前記下部電極と、前記上部電極との、少なくとも交叉部分に配置される強誘電体キャパシタと、 前記強誘電体キャパシタの相互間に形成された埋め込み絶縁層と、を含み、 前記層間絶縁層は、引張応力を有する層と、圧縮応力を有する層とを含む、クロスポイント型強誘電体メモリ。

IPC (1件)：

H01L27/105

FI (1件)：

H01L27/10 444Z

Fターム (7件)：

5F083FR01 ,  5F083JA14 ,  5F083JA15 ,  5F083JA17 ,  5F083JA38 ,  5F083JA43 ,  5F083NA08