特許

J-GLOBAL ID：200903078768020307

半導体装置の製造方法

発明者： 石上 ▲隆▼司
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 後藤 洋介 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平7-048071
公開番号（公開出願番号）：特開平8-250717
出願日： 1995年03月08日
公開日（公表日）： 1996年09月27日
要約：

【要約】【目的】 MOSトランジスタのシリサイド膜を安全に低抵抗で形成する。【構成】 P型シリコン基板11にフィールド絶縁膜12及び拡散層13を形成する。希釈フッ素等により表面の自然酸化膜を除去した後、連続して過酸化水素水等に数分間浸し3nm程度のシリコン酸化膜14を形成する。さらにチタン膜15を50nm程度堆積し、約650°Cの温度でランプアニールを行う。このとき拡散層13とチタン膜15との間の酸化膜は自然酸化膜と異なり膜厚が一様であり、したがって均一なシリサイドが形成できる。次にアンモニア、過酸化水素水の混合液などで未反応のチタン等をエッチングする。次に約850°Cの温度でランプアニールを行い低抵抗のチタンのシリサイド膜16を形成する。

請求項（抜粋）：

シリコン基板上に酸化作用のある溶液により5nm以下のシリコン酸化膜を形成し、このシリコン酸化膜上に金属膜を形成し、ついで所定の熱処理を加えることによりシリコン基板表面にシリサイド層を形成する半導体装置の製造方法。

IPC (3件)：

H01L 29/78 ,  H01L 21/336 ,  H01L 21/28 301

FI (2件)：

H01L 29/78 301 P ,  H01L 21/28 301 S