特許

J-GLOBAL ID：200903078772142999

メモリ装置、データ記録再生装置及びコンピュータシステム

発明者： 小野 智行 ,  宮内 敦
出願人/特許権者： ソニー株式会社
代理人 (1件)： 小池 晃 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-280316
公開番号（公開出願番号）：特開2000-112835
出願日： 1998年10月01日
公開日（公表日）： 2000年04月21日
要約：

【要約】【課題】 データバッファメモリのリスト管理等の手間を減らすことができ、更にHDDが故障してデータが正しく読み出せない場合であっても、データバッファメモリに対して通常時と等価なアクセスを行うことを可能にする。【解決手段】 インタークネクトI/F回路11と、データメモリ14D及びパリティメモリ14Pに分けられたメモリアレイ14と、アレイ14を複数の個々のアドレス空間にマッピングするアドレスマッピング設定部13と、その設定に基づいてアレイ14のアクセスを制御するメモリアクセス制御部12と、データとパリティの比を設定するデータ・パリティ比設定部15と、その比に基づいてパリティを計算するパリティ演算部16を設け、メモリ14Dへのデータライト後にパリティをメモリ14Pにライトアクセスする。更に、パリティメモリマッピング設定部17を設け、データ再構築時の効率を改善する。

請求項（抜粋）：

単一又は複数のインターコネクトに接続されるインターコネクト接続手段と、物理メモリであるメモリアレイと、上記メモリアレイを複数の個々のアドレス空間にマッピングするマッピング設定手段と、上記マッピングの設定に基づいて上記メモリアレイのアクセスを制御するメモリアクセス制御手段とを有することを特徴とするメモリ装置。

IPC (2件)：

G06F 12/16 320 ,  G06F 3/06 540

FI (2件)：

G06F 12/16 320 L ,  G06F 3/06 540

Fターム (10件)：

5B018GA02 ,  5B018HA12 ,  5B018HA35 ,  5B018KA14 ,  5B018MA14 ,  5B018RA14 ,  5B065BA01 ,  5B065CA30 ,  5B065EA02 ,  5B065EA12