特許

J-GLOBAL ID：200903078775463990

半導体装置およびその製造方法

発明者： 奥村 喜紀 ,  田中 義典
出願人/特許権者： 三菱電機株式会社
代理人 (1件)： 深見 久郎 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-294444
公開番号（公開出願番号）：特開平6-151768
出願日： 1992年11月02日
公開日（公表日）： 1994年05月31日
要約：

【要約】【目的】 半導体装置のメモリブロック部と間隙部の段差の低減を図ることにより、メモリブロックの高集積化を可能とする半導体装置およびその製造方法を提供する。【構成】 半導体装置のメモリブロック54の間の間隙部57において、半導体基板1と配線層13との間に補助膜16,18を設けている。これにより、メモリブロック領域54と間隙部57との段差が低減される。

請求項（抜粋）：

主表面を有する半導体基板と、この半導体基板の主表面上に所定の間隙部をもって配置されたMOS型トランジスタとキャパシタとを含む第1および第2のメモリブロックと、前記第1および第2のメモリブロックに共通に設けられた前記MOS型トランジスタを構成するワード線と、前記ワード線上に、所定の層間膜を介して前記ワード線の配列方向に対して同方向に設けられた上部配線層と、を備え、前記間隙部の前記半導体基板と、前記上部配線層との間に補助膜を含む、半導体装置。

IPC (3件)：

H01L 27/108 ,  H01L 21/316 ,  H01L 27/04

FI (3件)：

H01L 27/10 325 R ,  H01L 21/94 A ,  H01L 27/10 325 P

引用特許：

審査官引用 (1件)

• 半導体集積回路装置及びその製造方法
  公報種別：公開公報   出願番号：特願平3-178080   出願人：松下電器産業株式会社