特許
J-GLOBAL ID：200903078788795275

炭化珪素半導体装置の製造方法

発明者：
岸本 大輔

岸本 大輔 について

, 
俵 武志

俵 武志 について

, 
辻 崇

辻 崇 について

, 
和泉 俊介

和泉 俊介 について


出願人/特許権者：
富士電機ホールディングス株式会社

富士電機ホールディングス株式会社 について


代理人 (1件)： 山本 浩
公報種別：公開公報
出願番号（国際出願番号）：特願2005-174555
公開番号（公開出願番号）：特開2006-351744
出願日： 2005年06月15日
公開日（公表日）： 2006年12月28日
要約：
【目的】微細トレンチ型MOSゲート構造を備える炭化珪素半導体装置の製造プロセスにおいて、トレンチエッチング後の表面に残るパーティクルや酸化物系残さを充分に除去できる炭化珪素半導体装置の製造方法の提供。【構成】炭化珪素半導体基板にゲート酸化膜を形成する工程の前に、温度1500°C以上の減圧反応炉中で、水素の供給により前記半導体基板表面を数nm〜0.1μm程度エッチングする表面処理工程を施す半導体装置の製造方法とする。【選択図】 図8
請求項（抜粋）：
炭化珪素半導体基板にゲート酸化膜を形成する工程の前に、温度1500°C以上の減圧反応炉中で、水素の供給により前記半導体基板表面を数nm〜0.1μm程度エッチングする表面処理工程を施すことを特徴とする炭化珪素半導体装置の製造方法。
IPC (4件)：
H01L 21/336 ,  H01L 29/78 ,  H01L 29/12 ,  H01L 21/302
FI (4件)：
H01L29/78 658G ,  H01L29/78 652T ,  H01L29/78 653A ,  H01L21/302 201A
Fターム (13件)：
5F004AA09 ,  5F004AA14 ,  5F004BA19 ,  5F004BB26 ,  5F004BD04 ,  5F004CA02 ,  5F004CA04 ,  5F004DA24 ,  5F004DA29 ,  5F004DA30 ,  5F004DB00 ,  5F004EB04 ,  5F004FA08
引用特許：
出願人引用 (1件) 審査官引用 (11件)
全件表示
引用文献：
審査官引用 (1件)

前のページに戻る

TOP

BOTTOM