特許
J-GLOBAL ID：200903078820839336
半導体スタック
発明者：
出願人/特許権者：
代理人 (1件)：
則近 憲佑
公報種別：公開公報
出願番号（国際出願番号）：特願平5-312939
公開番号（公開出願番号）：特開平7-170723
出願日： 1993年12月14日
公開日（公表日）： 1995年07月04日
要約：
【要約】【目的】主回路電流で発生する磁束によるゲート信号の立上りと立下げの影響を防ぐ。【構成】正極側直流導体4とスイッチング素子1,2の間の絶縁板7の上下端を折り曲げて延ばす。この延長部分に、ゲート抵抗器16を搭載する。また、絶縁板7の延長部分の裏面には、エミッタパターンとゲートパターンを形成し、ゲート抵抗器16を接続する。
請求項（抜粋）：
絶縁板を介して重ねられた正極側導体及び負極側導体と交流側導体の片側に、前記正極側導体及び負極側導体と交流側導体が接続される複数のスイッチング素子が配設され、前記正極側導体及び負極側導体と交流側導体の他側に前記スイッチング素子をゲート抵抗を介して駆動する駆動基板が設けられた半導体スタックにおいて、前記絶縁板の両端を前記スイッチング素子側に折曲し、この折曲部に前記ゲート抵抗を実装したことを特徴とする半導体スタック。
IPC (3件)：
H02M 1/00
, H02M 7/04
, H02M 7/5387
