特許

J-GLOBAL ID：200903078841196516

リミッタ装置

発明者： 石田 英男
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 加藤 朝道
公報種別：公開公報
出願番号（国際出願番号）：特願平5-346988
公開番号（公開出願番号）：特開平7-191825
出願日： 1993年12月27日
公開日（公表日）： 1995年07月28日
要約：

【要約】【目的】上限値と下限値との比較により出力値を制限するリミッタ装置において最大遅延経路における遅延時間を最小限に抑える。【構成】所定のビット幅の入力データの非負値の有効桁数を出力する第1のプライオリティエンコーダと、入力データの負値の有効桁数を出力する第2のプライオリティエンコーダと、第1のプライオリティエンコーダが出力する有効桁数と上限値の有効桁数との大小判定を行なう第1の比較回路と、第2のプライオリティエンコーダが出力する有効桁数と下限値の有効桁数との大小判定を行なう第2の比較回路と、上限値、下限値の有効桁数をデコードし所定のビット幅のデータにそれぞれ変換出力する第1、第2のデコーダと、第1、第2の比較回路の出力を選択信号として、入力データ、第1、第2のデコーダ出力のうちいずれか一を出力する選択回路とを備える。

請求項（抜粋）：

所定のビット幅の入力データの非負値の有効桁数を出力する第1のプライオリティエンコーダと、前記入力データの負値の有効桁数を出力する第2のプライオリティエンコーダと、前記第1のプライオリティエンコーダが出力する有効桁数と予め定められた上限値の有効桁数との大小判定を行なう第1の比較回路と、前記第2のプライオリティエンコーダが出力する有効桁数と予め定められた下限値の有効桁数との大小判定を行なう第2の比較回路と、前記上限値の有効桁数をデコードして前記所定のビット幅のデータに変換出力する第1のデコーダと、前記下限値の有効桁数をデコードして前記所定のビット幅のデータに変換出力する第2のデコーダと、前記第1、第2の比較回路の出力を選択信号として、前記入力データ、前記第1のデコーダの出力、及び第2のデコーダの出力のうちいずれか一を出力する選択回路と、を備え、前記上限値と下限値の範囲内のデータを出力するリミッタ装置。