特許

J-GLOBAL ID：200903078849822840

電子部品及びその製造方法

発明者： 和田 英之
出願人/特許権者： 株式会社フジクラ
代理人 (4件)： 志賀 正武 ,  高橋 詔男 ,  渡邊 隆 ,  青山 正和
公報種別：公開公報
出願番号（国際出願番号）：特願2006-107542
公開番号（公開出願番号）：特開2007-281289
出願日： 2006年04月10日
公開日（公表日）： 2007年10月25日
要約：

【課題】貫通孔形成時にノッチの生成を抑えた、電子部品の製造方法を提供すること。【解決手段】本発明の電子部品の製造方法は、半導体基板の一主面上の一部に導電性のノッチ防止層を形成する第一工程と、前記半導体基板及び前記ノッチ防止層を覆うように第一絶縁樹脂層を形成する第二工程と、前記第一絶縁樹脂層上であって、前記ノッチ防止層に対応する位置に電極層を形成する第三工程と、前記半導体基板の他主面側から前記電極層が露呈するとともに、前記ノッチ防止層の一部が内周面の一部を構成し、周回するように残されてなる貫通孔を形成する第四工程と、前記貫通孔の内壁面に第二絶縁樹脂層を形成する第五工程と、前記貫通孔内に前記第二絶縁樹脂層を覆うように導電体を形成し、該導電体を前記電極と電気的に接続する第六工程と、を少なくとも順に備えることを特徴とする。【選択図】図1

請求項（抜粋）：

半導体基板の一主面上の一部に設けられた導電性のノッチ防止層と、 前記半導体基板及び前記ノッチ防止層を覆うように設けられた第一絶縁樹脂層と、 前記第一絶縁樹脂層上であって、前記ノッチ防止層に対応する位置に設けられた電極層と、 前記半導体基板の他主面側から前記電極層が露呈するように設けられ、かつ、前記ノッチ防止層の一部が内周面の一部を構成し、周回するように残された貫通孔と、 前記貫通孔の内壁面に設けられた第二絶縁樹脂層と、 前記貫通孔内に前記第二絶縁樹脂層を覆うように設けられ、前記電極と電気的に接続された導電体と、を少なくとも備えることを特徴とする電子部品。

IPC (3件)：

H01L 21/320 ,  H01L 23/52 ,  H01L 23/12

FI (2件)：

H01L21/88 J ,  H01L23/12 L

Fターム (16件)：

5F033HH08 ,  5F033MM30 ,  5F033QQ07 ,  5F033QQ11 ,  5F033QQ12 ,  5F033QQ33 ,  5F033RR04 ,  5F033RR21 ,  5F033RR22 ,  5F033RR23 ,  5F033SS15 ,  5F033SS21 ,  5F033TT07 ,  5F033VV01 ,  5F033VV07 ,  5F033XX00

引用特許：

出願人引用 (1件)

• 反応性イオンエッチングによる貫通孔の形成方法及び反応性イオンエッチングにより形成された貫通孔を有する基板
  公報種別：公開公報   出願番号：特願2002-315903   出願人：株式会社フジクラ