特許

J-GLOBAL ID：200903078865678465

半導体装置及びその製造方法

発明者： 福住 嘉晃
出願人/特許権者： 株式会社東芝
代理人 (1件)： 外川 英明
公報種別：公開公報
出願番号（国際出願番号）：特願2000-083766
公開番号（公開出願番号）：特開2000-357783
出願日： 2000年03月24日
公開日（公表日）： 2000年12月26日
要約：

【要約】【課題】 BSTO膜等の高誘電体膜を凹凸のあるRu等の金属膜あるいはSRO等の導電性酸化膜上に形成したキャパシタ構造及びその製造方法を提供する。【解決手段】 本発明にかかる半導体装置は、少なくとも一部が金属膜又は導電性金属酸化膜からなり、膜厚が連続的に増減する第1のキャパシタ電極4と、前記第1のキャパシタ電極4上に形成された高誘電体膜5と、前記高誘電体膜5上を挟んで前記第1のキャパシタ電極4と対向する位置に形成された第2のキャパシタ電極6とを具備することを特徴とする。

請求項（抜粋）：

少なくとも一部が金属膜又は導電性金属酸化膜からなり、かつ、その膜厚が連続的に増減する第1のキャパシタ電極と、前記第1のキャパシタ電極上に形成された高誘電体膜又は強誘電体膜と、前記高誘電体膜又は強誘電体膜を挟んで前記第1のキャパシタ電極と対向する位置に形成された第2のキャパシタ電極と、を具備する半導体装置。

IPC (3件)：

H01L 27/108 ,  H01L 21/8242 ,  H01L 27/10 451

FI (4件)：

H01L 27/10 651 ,  H01L 27/10 451 ,  H01L 27/10 621 C ,  H01L 27/10 621 Z

Fターム (23件)：

5F083AD24 ,  5F083AD42 ,  5F083AD43 ,  5F083AD48 ,  5F083AD56 ,  5F083AD62 ,  5F083JA06 ,  5F083JA14 ,  5F083JA15 ,  5F083JA17 ,  5F083JA38 ,  5F083JA43 ,  5F083MA06 ,  5F083MA20 ,  5F083NA01 ,  5F083PR03 ,  5F083PR21 ,  5F083PR22 ,  5F083PR34 ,  5F083PR40 ,  5F083PR43 ,  5F083PR44 ,  5F083PR45