特許
J-GLOBAL ID：200903078885334916
半導体装置とその製造方法
発明者：
,
出願人/特許権者：
代理人 (1件)：
野口 繁雄
公報種別：公開公報
出願番号（国際出願番号）：特願平4-328463
公開番号（公開出願番号）：特開平6-151884
出願日： 1992年11月13日
公開日（公表日）： 1994年05月31日
要約：
【要約】【目的】 基板抵抗を小さくしてオン抵抗を小さくするとともに、製造時のチップ割れや作業性の低下を防ぐ。【構成】 N型シリコン基板1の一主表面にN型エピタキシャル層2が形成され、エピタキシャル層2の表面領域にはP型不純物拡散層によるゲート領域5とN型ソース領域6が形成されている。シリコン基板1の裏面側はドレイン領域であり、ドレイン領域には複数の溝3が形成され、溝3の内面及び基板1の裏面にはドレイン電極4としてニッケルメッキ層が形成されている。
請求項（抜粋）：
半導体基板の一主表面側にエピタキシャル層を有し、そのエピタキシャル層にソース領域及びゲート電極を有し、半導体基板の裏面側にドレイン領域を有する半導体装置において、ドレイン領域となる半導体基板裏面側に、前記エピタキシャル層には達しない深さの複数の溝を設け、その溝の内面及び半導体基板裏面を金属層で被ってドレイン電極としたことを特徴とする半導体装置。
IPC (2件)：
前のページに戻る
