特許
J-GLOBAL ID：200903078895406338
プロセス制御装置
発明者：
,
出願人/特許権者：
代理人 (1件)：
小川 勝男
公報種別：公開公報
出願番号（国際出願番号）：特願平6-155672
公開番号（公開出願番号）：特開平8-022305
出願日： 1994年07月07日
公開日（公表日）： 1996年01月23日
要約：
【要約】【目的】本発明は、プラント制御用ディジタル制御装置に関し、その目的は、リアルタイム制御動作を行いながら最適化制御演算も並列処理できるようにし、さらに最適化制御演算アプリケーション作成時間の短縮を図ることにある。【構成】制御変数,状態変数,イベント変数を制御演算用CPUシステム16とシステム解析用CPUシステム17間で共用できる双方向メモリ7に格納することにより制御演算用CPUシステムで動作する制御演算の制御変数をシステム解析用CPUシステムから最適化可能にする。またシステム解析用CPUシステムは、双方向メモリから得た状態変数で制御対象のモデリングや解析ができ、制御演算用CPUシステムと並列に動作できる。
請求項（抜粋）：
プロセス制御を行うディジタル制御装置であって、一定周期ごとにプロセスの制御量や目標値を取り込んで定値制御やカスケード制御などの制御演算を行いプラントへの操作量を決定したり、プラントの監視を行ったりするリアルタイム制御用アプリケーションを動作させる制御演算用CPUシステムと、プロセスの測定値や前記制御演算用CPUシステムで計算した結果からプロセスのモデリングやシステム同定を行い最適化制御演算をするシステム解析用CPUシステムと、これら両方のCPUシステム間に接続されて情報を交信させ、かつCPUシステムが独立に動作することを可能にする双方向メモリとからなり、前記双方向メモリ内には、目標値やプロセスの制御量を含んだ状態変数,制御演算に使用する制御変数,前記システム間の情報の受取タイミングをとるイベント変数が格納されて、前記システム解析用CPUシステムが状態変数から解析した結果から前記制御演算用CPUシステムで動作している制御演算の制御変数を導く動作と制御演算動作が並行して行えることを特徴とするプロセス制御装置。
IPC (4件)：
G05B 13/02
, G05B 11/36 501
, G05B 15/02
, G05B 17/02
