特許

J-GLOBAL ID：200903078908387990

位相ロック・ループ回路、位相ロック・インジケータおよびロック済み状態表示判定方法

発明者： ラム・ケルカー ,  イリヤ・ヨシフォヴィッチ・ノヴオフ ,  スティーヴン・デール・ワイアット
出願人/特許権者： インターナショナル・ビジネス・マシーンズ・コーポレイション
代理人 (1件)： 合田 潔 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平7-222362
公開番号（公開出願番号）：特開平8-079067
出願日： 1995年08月30日
公開日（公表日）： 1996年03月22日
要約：

【要約】 (修正有)【課題】 融通性が高く、フィードバック遅延がほぼゼロで、基板ノイズの影響を受け難く、広範囲の周波数で動作可能なPLLの位相ロックを指示する。【解決の手段】 ロック・インジケータ44は、位相/周波数検出器10からの増分パルスと減分パルスを検出し、これらのパルスの幅が所与の値より大きい場合に作動信号を生成するための検出回路を含む。またロック・インジケータは基準クロック信号の所与の数のサイクル内に作動信号が検出されない場合に、ロック信号が生成される。また検出回路は、入力基準クロックのより大き第2の数のサイクル内により大きい幅の所与の数の作動パルスを発生した場合に、ロック解除信号を発生する。

請求項（抜粋）：

入力クロック基準信号と回路出力信号との位相/周波数の差を比較し、出力として増分パルスと減分パルスを提供する位相/周波数検出器と、前記位相/周波数検出器に結合されたチャージ・ポンプと、前記チャージ・ポンプに結合されたループ・フィルタ・キャパシタであって、前記ループ・フィルタ・キャパシタが電流制御発振器に電流入力を提供するように結合され、前記電流制御発振器の出力が電流制御発振器の電流入力に応答して出力周波数を提供する、ループ・フィルタ・キャパシタと、位相ロック・ループ回路のロック済み状態を示すための位相ロック・インジケータであって、a)前記位相/周波数検出器からの前記増分パルスと減分パルスとを検出し、増分パルスと減分パルスの幅の所与の差に応答して作動信号を生成するための検出回路と、b)前記入力クロックおよび前記検出回路に接続された第1のカウンタであって、入力クロック・サイクルをカウントし、選択された第1の数の入力クロック・サイクル内に作動信号が検出されない場合に出力ロック信号を生成するように構成された第1のカウンタとを含む、位相ロック・インジケータとを含むことを特徴とする、位相ロック・ループ回路。

IPC (3件)：

H03L 7/095 ,  H03L 7/093 ,  H03L 7/10

FI (3件)：

H03L 7/08 B ,  H03L 7/08 E ,  H03L 7/10 A

引用特許：

審査官引用 (4件)

• 特開昭60-137131
  
• 特開平3-206725
  
• 特開昭63-035039
  
• 特開平1-250769