特許

J-GLOBAL ID：200903078911706665

不揮発性半導体記憶装置の製造方法

発明者： 小野田 宏 ,  福本 敦
出願人/特許権者： 三菱電機株式会社
代理人 (1件)： 深見 久郎 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-214025
公開番号（公開出願番号）：特開平6-061499
出願日： 1992年08月11日
公開日（公表日）： 1994年03月04日
要約：

【要約】【目的】 コントロールゲートとフローティングゲートとの間の誘電膜の膜厚制御を容易にし、しきい値電圧のメモリセル間における分布精度を向上する。【構成】 コントロールゲート上に第1シリコン酸化膜35、シリコン窒化膜37および第2シリコン酸化膜42を順次形成する工程において、シリコン窒化膜37を形成した後に、第2シリコン酸化膜42を形成する前に、周辺領域のトランジスタのゲート酸化工程を少なくとも1回以上備える。それにより、第2シリコン酸化膜形成後に行なわれるゲート酸化の前処理としてのフッ酸処理の回数が減るため、フッ酸処理に起因する第2シリコン酸化膜42の膜厚のばらつきが減少する。

請求項（抜粋）：

メモリセル領域と周辺回路領域とを有する不揮発性半導体記憶装置を製造する方法であって、半導体基板の主表面上に絶縁膜を形成する工程と、前記絶縁膜上にフローティングゲートを形成する工程と、前記フローティングゲート上に、第1シリコン酸化膜,シリコン窒化膜および第2シリコン酸化膜を順に積層した誘電膜を形成する工程と、前記誘電膜上にコントロールゲートを形成する工程とを備え、前記誘電膜を形成する工程は、前記第1シリコン酸化膜と前記シリコン窒化膜とを順次形成する工程と、周辺回路領域のトランジスタのゲート酸化膜形成のための、少なくとも1回のゲート酸化工程を経た後に、前記シリコン窒化膜上に前記第2シリコン酸化膜を形成する工程とを含む、不揮発性半導体記憶装置の製造方法。

IPC (2件)：

H01L 29/788 ,  H01L 29/792

引用特許：

審査官引用 (3件)

• 特開平4-170066
  
• 特開平4-154124
  
• 特開平1-170049