特許

J-GLOBAL ID：200903078925668219

半導体ユニット及び半導体素子の実装方法

発明者： 別所 芳宏 ,  白石 司 ,  戸村 善広
出願人/特許権者： 松下電器産業株式会社
代理人 (1件)： 池内 寛幸 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平7-314198
公開番号（公開出願番号）：特開平9-153514
出願日： 1995年12月01日
公開日（公表日）： 1997年06月10日
要約：

【要約】【課題】 半導体素子をフェースダウンで回路基板に実装した半導体ユニットにおいて、半導体素子と回路基板の接続の信頼性を向上させる。【解決手段】 半導体素子1をフェースダウンで回路基板4に導電性接着剤3を用いて実装する半導体素子1の実装体において、ポーラスな導電性接着剤の接合層6のポーラスな空間13に液状の封止樹脂7を含浸させ、硬化させることにより、封止樹脂層9と導電性接着剤の接合層10とを一体化する。

請求項（抜粋）：

半導体素子をフェースダウン状態で回路基板に実装した半導体ユニットであって、前記半導体素子の端子電極と前記回路基板の接続電極とを電気的及び機械的に接続する接続層と、前記半導体素子と前記回路基板との間隙に充填された封止樹脂層を備え、前記接合層がポーラスな導電性接着剤と前記導電性接着剤のポーラスな空間に封止樹脂を含浸させ、硬化させることにより一体化された半導体ユニット。

IPC (3件)：

H01L 21/60 311 ,  H01L 21/60 ,  H01L 21/52

FI (3件)：

H01L 21/60 311 Q ,  H01L 21/60 311 S ,  H01L 21/52 E

引用特許：

審査官引用 (2件)

• 特開平4-137630
  
• 特開平4-042550