特許

J-GLOBAL ID：200903078926282659

プラグ電極の形成方法および半導体装置の製造方法

発明者： 澤井 久晴 ,  佐谷 和彦
出願人/特許権者： 三菱電機株式会社 ,  菱電セミコンダクタシステムエンジニアリング株式会社
代理人 (1件)： 高田 守 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-324931
公開番号（公開出願番号）：特開2002-134507
出願日： 2000年10月25日
公開日（公表日）： 2002年05月10日
要約：

【要約】【課題】 プラグ電極のリセス量を低減することによりコンタクト不良を抑制し、高品質且つ高信頼性のプラグ電極の形成方法およびこのプラグ電極の形成方法を用いて製造される半導体装置の製造方法を得る。【解決手段】 プラグ電極形成時のエッチング条件に対し、エッチングレートが下地1の絶縁層間膜2より大きく、且つプラグ材3よりエッチングレートの小さい中間膜4を、プラグ材3と絶縁層間膜2の間に設ける工程と、プラグ材3のオーバーエッチング中に中間膜4をエッチングする工程とを含む。

請求項（抜粋）：

プラグ電極形成時のエッチング条件に対し、エッチングレートが下地の絶縁層間膜より大きく、且つプラグ材よりエッチングレートの小さい中間膜を、上記プラグ材と上記絶縁層間膜の間に設ける工程と、上記プラグ材のオーバーエッチング中に上記中間膜をエッチングする工程とを含むことを特徴とするプラグ電極の形成方法。

IPC (4件)：

H01L 21/3205 ,  H01L 21/3065 ,  H01L 21/306 ,  H01L 21/768

FI (5件)：

H01L 21/88 K ,  H01L 21/302 L ,  H01L 21/306 F ,  H01L 21/90 A ,  H01L 21/90 C

Fターム (46件)：

5F004AA11 ,  5F004BA04 ,  5F004BA14 ,  5F004CA02 ,  5F004DA04 ,  5F004DA18 ,  5F004DB00 ,  5F004DB02 ,  5F004DB07 ,  5F004DB10 ,  5F004DB17 ,  5F004EA27 ,  5F004EB01 ,  5F004EB02 ,  5F033JJ04 ,  5F033JJ05 ,  5F033JJ19 ,  5F033JJ28 ,  5F033LL04 ,  5F033QQ08 ,  5F033QQ09 ,  5F033QQ10 ,  5F033QQ12 ,  5F033QQ15 ,  5F033QQ20 ,  5F033QQ31 ,  5F033QQ35 ,  5F033QQ37 ,  5F033RR04 ,  5F033RR06 ,  5F033RR08 ,  5F033RR15 ,  5F033SS04 ,  5F033SS15 ,  5F033WW01 ,  5F033XX00 ,  5F033XX02 ,  5F043AA10 ,  5F043AA11 ,  5F043AA26 ,  5F043AA28 ,  5F043BB03 ,  5F043BB04 ,  5F043BB15 ,  5F043GG02 ,  5F043GG04