特許
J-GLOBAL ID：200903078935995277
冷陰極電界放出電子源及びその製造方法
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
藤本 博光
公報種別：公開公報
出願番号（国際出願番号）：特願平8-165499
公開番号（公開出願番号）：特開平10-012129
出願日： 1996年06月26日
公開日（公表日）： 1998年01月16日
要約：
【要約】【課題】 セルフアライン手法を用いて、簡単な工程で、かつ、エミッタ密度を低下させることなく、グレイ型エミッタに高精度にFETを作り込むことにより、エミッション電流均一化を実現する新規の冷陰極電界放出電子源の構造及びその製造方法を提供するものである。【解決手段】 この冷陰極電界放出電子源は、n型シリコンからなる半導体基板21、半導体基板21の表面に円錐状に形成されたn型シリコンであるエミッタ22、エミッタの根元を取り囲むように半導体基板21に形成したp型シリコン領域23、エミッタ22を取り囲んでp型シリコン領域23を覆うように形成されたSiO2からなる絶縁層24、絶縁層24の表面に形成されたNbからなるゲート電極25、p型シリコン領域23から絶縁層24上に引き出されているFETゲート電極26から構成されている。
請求項（抜粋）：
第1導電型の半導体基板と、前記半導体基板上に形成され、且つ急峻な先端部を有する第1導電型の半導体からなるエミッタと、前記エミッタ先端部を取り囲むように形成された第2導電型の半導体領域と、前記半導体領域上にあって前記エミッタ先端部を取り囲むように形成された絶縁層と、前記絶縁層上に形成された電子源ゲート電極と、を備え、前記半導体基板をソース、前記エミッタをドレイン、前記半導体領域をゲートとする接合型電界効果トランジスタ構造をなし、前記半導体基板と前記電子源ゲート電極間の印加電圧によってエミッタから放出される電流量が前記接合型FETにより変調されることを特徴とする冷陰極電界放出電子源。
IPC (3件)：
H01J 1/30
, H01J 9/02
, H01J 29/96
H01J 1/30 B
, H01J 9/02 B
, H01J 29/96
