特許

J-GLOBAL ID：200903078944529963

アナログ集積回路の補償装置および補償方法

発明者： 国司 昌利
出願人/特許権者： 旭化成マイクロシステム株式会社
代理人 (1件)： 谷 義一
公報種別：公開公報
出願番号（国際出願番号）：特願平6-263998
公開番号（公開出願番号）：特開平8-125528
出願日： 1994年10月27日
公開日（公表日）： 1996年05月17日
要約：

【要約】【構成】 Vthをモニターすることと、Vgsをモニターすることは等価である。そこで、Vgsの値を二つ基準電圧VRH,VRLと比較することによりFAST(高速)プロセス/TYP(通常)プロセス/SLOW(低速)プロセスの判定を行う。動作スピードが速いプロセスの時はVthは低めであり、それとトラックしてVgsも低めとなる。他方、動作スピードが遅いプロセスの時はVthは高めであり、それとトラックしてVgsも高めになる。【効果】 本発明をPLL回路に適用した場合、MOSトランジスタのスレッショルド電圧(Vth)判定回路を組み込み、その制御信号でV-I変換器をコントロールする事により、プロセスによらず常に適正のロックレンジを確保できる。

請求項（抜粋）：

複数のMOSトランジスタを含んで成るアナログ集積回路において、該MOSトランジスタのスレッショルド電圧Vthの変動に起因して生じる回路特性を補償するための装置であって、安定化された定電圧源と、該定電圧源により駆動される定電流発生回路と、前記アナログ集積回路と同じ基板上に形成され且つ前記定電流発生回路からの定電流をソースドレイン間に流してゲートソース間電圧Vgsを発生させるMOSトランジスタと、該ゲートソース間電圧Vgsにより前記スレッショルド電圧Vthの変動を補償する補償回路とを具備したことを特徴とするアナログ集積回路の補償装置。

IPC (3件)：

H03L 7/093 ,  H01L 27/04 ,  H01L 21/822

FI (2件)：

H03L 7/08 E ,  H01L 27/04 B

引用特許：

出願人引用 (3件)

• 特開平4-238514
  
• 特開平3-235512
  
• 特開昭62-274913
  

審査官引用 (1件)

• 特開平4-238514