特許
J-GLOBAL ID：200903078958627348
レベル変換回路
発明者：
,
,
,
出願人/特許権者：
,
代理人 (1件)：
鈴江 武彦
公報種別：公開公報
出願番号（国際出願番号）：特願平4-168921
公開番号（公開出願番号）：特開平6-013878
出願日： 1992年06月26日
公開日（公表日）： 1994年01月21日
要約：
【要約】【目的】この発明の目的は、レベル変換時間を短縮でき、回路の素子数、消費電流を減少できるとともに、製造プロセス等の変化に影響を受けることなく確実にECLレベルをCMOSレベルに変換可能なレベル変換回路を提供する。【構成】CMOS出力回路22にはECLレベルの信号Vinが直接供給されているため、レベル変換の時間が短く、回路の素子数、消費電流を減少できる。比較回路23は第1の基準電圧発生回路24からCMOSレベルの中央の電位として出力される第1の基準電圧Vref1と、第2の基準電圧発生回路25からECLレベルの中央の電位として出力される第2の基準電圧Vref2が一致するよう第1の基準電圧発生回路24、およびCMOS出力回路22の回路閾値電圧を制御するため、CMOS出力回路の回路閾値電圧はECLレベルの中央の電位と一致され、ECLレベルを確実にCMOSレベルに変換できる。
請求項（抜粋）：
ECLレベルの電圧が入力され、この入力されたECLレベルの電圧をCMOSレベルの電圧に変換するとともに、回路閾値電圧を可変することが可能なCMOS出力回路と、前記MOSトランジスタによって構成され、第1導電型のトランジスタと第2導電型のトランジスタの寸法比で決まる回路閾値電圧を第1の基準電圧として発生するとともに、回路閾値電圧を可変することが可能な第1の基準電圧発生回路と、バイポーラトランジスタによって構成され、ECLレベルの中央の電位を第2の基準電圧として発生する第2の基準電圧発生回路と、前記第1、第2の基準電圧発生回路から出力される第1、第2の基準電圧が一致するよう第1の基準電圧発生回路、および前記CMOS出力回路の回路閾値電圧を制御する比較回路と、を具備したことを特徴とするレベル変換回路。
IPC (2件)：
H03K 19/0175
, H03K 19/08
