特許

J-GLOBAL ID：200903078984941689

半導体装置の製造方法

発明者： 室山 雅和
出願人/特許権者： ソニー株式会社
代理人 (1件)： 志賀 富士弥 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-041579
公開番号（公開出願番号）：特開平6-260484
出願日： 1993年03月03日
公開日（公表日）： 1994年09月16日
要約：

【要約】【目的】 平坦且つ脱離ガス発生のない良質な層間絶縁膜を持つ、信頼性の高い半導体装置を提供する。【構成】 Al配線層23がパターニングされた半導体基板上に下層絶縁膜24を薄く形成した後、TEOSとH2Oを用いたCVDにより中層絶縁膜25を堆積させ、NH3とO2のプラズマ処理を行なう。これにより、中層絶縁膜25中の有機成分が除去され脱離ガスを低減され、層間絶縁膜の膜質が向上する。

請求項（抜粋）：

段差を有する半導体基体上に層間絶縁膜を形成して平坦化を行なう工程を備えた半導体装置の製造方法において、上記層間絶縁膜を成膜した後に、塩基性ガスによるプラズマ処理を行なうことを特徴とする半導体装置の製造方法。

IPC (4件)：

H01L 21/3205 ,  H01L 21/205 ,  H01L 21/31 ,  H01L 21/90

FI (2件)：

H01L 21/88 K ,  H01L 21/88 N