特許
J-GLOBAL ID：200903078994465575
半導体集積論理回路
発明者：
出願人/特許権者：
代理人 (1件)：
井出 直孝
公報種別：公開公報
出願番号（国際出願番号）：特願平4-153762
公開番号（公開出願番号）：特開平5-341019
出願日： 1992年06月12日
公開日（公表日）： 1993年12月24日
要約：
【要約】【目的】 テスト動作モードから通常動作モードに戻ったときに前回の通常動作状態の回路動作から連続したランダム論理回路の内部回路の回路動作が得られる。【構成】 ラッチ回路121、123はモード設定信号に基づきテスト動作モードが有効の場合にはそれぞれモード切換直前の入力信号を保持し、ランダム論理回路150の内部回路の動作状態を保持する。
請求項（抜粋）：
オフラインテスト単位としての機能マクロ回路と、複数の外部入力ピンと、複数の外部出力ピンと、上記複数の外部入力ピンからの信号を入力しこの複数の外部出力ピンから出力信号を出力するランダム論理回路と、オフラインテストのモード設定信号を入力するテスト動作モード設定用入力ピンと、上記複数の内の一つの外部入力ピンからの出力信号を上記ランダム論理回路に与える第一の供給手段と、上記機能マクロ回路の出力信号を上記ランダム論理回路に与える第二の供給手段と、上記モード設定信号に基づき上記複数の内の一つの外部入力ピンと上記ランダム論理回路との出力信号を選択して上記機能マクロ回路に出力する第一の選択回路と、上記モード設定信号に基づき上記機能マクロ回路と上記ランダム論理回路との出力信号を選択して上記複数の内の一つの外部出力ピンに出力する第二の選択回路とを備えた半導体集積論理回路において、上記第一の供給手段および上記第二の供給手段は上記モード設定信号に基づきテスト動作モードが有効の場合に上記ランダム論理回路の内部回路の動作状態をモード切換直前の状態に保持する手段を含むことを特徴とする半導体集積論理回路。
IPC (2件)：
FI (2件)：
G01R 31/28 A
, G01R 31/28 V
