特許

J-GLOBAL ID：200903079011280693

容量素子の製造方法

発明者： 長野 能久 ,  林 慎一郎 ,  十代 勇治
出願人/特許権者： 松下電器産業株式会社
代理人 (1件)： 前田 弘 (外7名)
公報種別：公開公報
出願番号（国際出願番号）：特願2002-071509
公開番号（公開出願番号）：特開2003-273330
出願日： 2002年03月15日
公開日（公表日）： 2003年09月26日
要約：

【要約】【課題】下部電極と容量絶縁膜との界面において不純物が生成されないようにして、容量絶縁膜の特性劣化を防止する。【解決手段】 支持基板10の上に、第1のTiAlN膜11、導電膜12及び第2のTiAlN膜13を堆積した後、第2のTiAlN膜13に対してレジストパターン14をマスクにエッチングを行なってハードマスク13Aを形成する。導電膜12に対してハードマスク13Aをマスクに塩素ガスを含むエッチングガスを用いるエッチングを行なって、パターン化された導電膜12Aを形成した後、ハードマスク13A及び第1のTiAlN膜11に対して、塩素を含むエッチングガスを用いるエッチングを行なって、ハードマスク13Aを除去すると共に導電性のバリア膜11Aを形成する。下部電極15に対してフッ素を含むガスよりなるプラズマを照射して、下部電極15の表面に残留する塩素を除去する。

請求項（抜粋）：

支持基板上に成膜された導電膜を、塩素を含むエッチングガスによりパターニングして下部電極を形成する工程と、前記下部電極にフッ素を含むガスよりなるプラズマを照射して、前記下部電極の表面に残留する塩素を除去する工程と、前記下部電極の上に絶縁性金属酸化物よりなる容量絶縁膜を形成する工程と、前記容量絶縁膜の上に上部電極を形成する工程とを備えていることを特徴とする容量素子の製造方法。

IPC (2件)：

H01L 27/105 ,  H01L 21/3065

FI (2件)：

H01L 27/10 444 C ,  H01L 21/302 106

Fターム (19件)：

5F004AA14 ,  5F004BB18 ,  5F004DA00 ,  5F004DA26 ,  5F004DB08 ,  5F004EB02 ,  5F083FR00 ,  5F083FR01 ,  5F083GA25 ,  5F083GA27 ,  5F083JA14 ,  5F083JA15 ,  5F083JA17 ,  5F083JA38 ,  5F083JA39 ,  5F083JA40 ,  5F083JA43 ,  5F083PR03 ,  5F083PR33