特許
J-GLOBAL ID：200903079017164741
データ受信制御装置
発明者：
出願人/特許権者：
代理人 (1件)：
小谷 悦司 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平6-115544
公開番号（公開出願番号）：特開平7-321855
出願日： 1994年05月27日
公開日（公表日）： 1995年12月08日
要約：
【要約】【目的】 調歩同期方式により送信される各文字データに同期して発生されるサンプリングクロックの同期精度を高め、同期外れを防止する。【構成】 先頭の文字データが受信されると、伝送速度検出回路20により該文字データのスタートビットのビット長から伝送速度が検出され、該文字データの第2ビットの開始点からサンプリングクロック発生回路22により所定周波数のサンプリングクロックSCLKが発生される。サンプリングクロックSCLKは文字データ終了位置検出回路24により先頭の文字データのストップビットが検出されると、停止される。以下、サンプリングクロックSCLKは各文字データのスタートビットが検出毎に発生され、ストップビットの検出毎に停止される。各文字データのスタートビットの検出毎にこれに同期してサンプリングクロックSCLKを発生させることによりサンプリングクロックSCLKの同期外れを防止するようにした。
請求項（抜粋）：
調歩同期方式により送信された文字データに同期してビット同期用の所定周波数のサンプリングクロックを発生させ、該サンプリングクロックに基づいて上記文字データの受信を行うデータ受信制御装置において、上記文字データのスタートビットを検出するスタートビット検出手段と、上記文字データのストップビットを検出するストップビット検出手段と、上記文字データのスタートビットが検出されると、上記サンプリングパルスロックを発生させ、当該文字データのストップビットが検出されると、上記サンプリングクロックを停止させるクロック発生制御手段とを備えたことを特徴とするデータ受信制御装置。
IPC (4件)：
H04L 25/38
, H04L 7/04
, H04L 13/10
, H04N 1/32
