特許

J-GLOBAL ID：200903079022123999

半導体装置の製造方法

発明者： 梶原 信之 ,  須藤 元 ,  有永 健児 ,  藤原 康治
出願人/特許権者： 富士通株式会社
代理人 (1件)： 井桁 貞一
公報種別：公開公報
出願番号（国際出願番号）：特願平4-073733
公開番号（公開出願番号）：特開平5-275327
出願日： 1992年03月30日
公開日（公表日）： 1993年10月22日
要約：

【要約】 (修正有)【目的】 半導体装置の製造方法、特に素子分離用の溝の形成方法に関し、高アスペクト比の溝を1回のエッチング用マスクの形成で、1回のエッチングで容易に形成できる方法の提供を目的とする。【構成】 半導体基板1上に所定のパターンのエッチング用マスクを形成し、該エッチング用マスクを用いて溝をドライエッチング形成する工程を有する半導体装置の製造に於いて、前記エッチング用マスクをレジスト膜2-1 、金属膜3および金属酸化膜4の3層構造膜としたことで構成する。

請求項（抜粋）：

半導体基板(1) 上に所定のパターンのエッチング用マスクを形成し、該エッチング用マスクを用いてドライエッチングする工程を有する半導体装置の製造に於いて、前記エッチング用マスクをレジスト膜(2-1) 、金属膜(3) および金属酸化膜(4) の3層構造膜としたことを特徴とする半導体装置の製造方法。

IPC (2件)：

H01L 21/027 ,  H01L 21/76

引用特許：

審査官引用 (2件)

• 特公昭61-046998
  
• 特開昭61-131495