特許

J-GLOBAL ID：200903079034213489

基板形成方法

発明者： 鈴木 幸栄
出願人/特許権者： 株式会社リコー
代理人 (1件)： 植本 雅治
公報種別：公開公報
出願番号（国際出願番号）：特願平10-201180
公開番号（公開出願番号）：特開2000-021885
出願日： 1998年07月01日
公開日（公表日）： 2000年01月21日
要約：

【要約】【課題】 CMPを用いたダマシンおよびデュアルダマシン法による配線あるいは電極の形成において、レイアウトに影響を与えることなくディッシングを防止する。【解決手段】 半導体領域101上の層間絶縁膜102に溝103を形成する工程と、溝部103を含んで層間絶縁膜102上全面に導電性材料膜を形成する工程と、層間絶縁膜102上の導電性材料膜を化学的機械研磨により溝部103内の導電性材料を残して除去する工程とを有し、溝部103を含んで層間絶縁膜102上全面に導電性材料膜を形成する工程において、溝部103に形成される導電性材料104の平均粒径を溝部103以外に形成される導電性材料105の平均粒径よりも大きくする。

請求項（抜粋）：

半導体領域上に層間絶縁膜を形成し、該層間絶縁膜に溝を形成する工程と、前記溝部を含んで前記層間絶縁膜上全面に導電性材料膜を形成する工程と、前記層間絶縁膜上の導電性材料膜を化学的機械研磨により溝部内の導電性材料を残して除去する工程とを有する基板形成方法であって、溝部を含んで前記層間絶縁膜上全面に導電性材料膜を形成する工程において、溝部に形成される導電性材料の平均粒径を溝部以外に形成される導電性材料の平均粒径よりも大きくすることを特徴とする基板形成方法。

IPC (3件)：

H01L 21/3205 ,  G02F 1/1343 ,  H01L 21/304 622

FI (3件)：

H01L 21/88 B ,  G02F 1/1343 ,  H01L 21/304 622 X

Fターム (48件)：

2H092GA25 ,  2H092HA06 ,  2H092JA03 ,  2H092JA24 ,  2H092JA33 ,  2H092JB24 ,  2H092JB33 ,  2H092JB58 ,  2H092KA05 ,  2H092KA10 ,  2H092KA12 ,  2H092KA18 ,  2H092KB04 ,  2H092KB22 ,  2H092KB25 ,  2H092MA05 ,  2H092MA08 ,  2H092MA15 ,  2H092MA18 ,  2H092MA27 ,  2H092MA37 ,  2H092NA01 ,  2H092NA07 ,  2H092NA19 ,  2H092NA28 ,  2H092NA29 ,  2H092PA01 ,  5F033AA02 ,  5F033AA04 ,  5F033AA13 ,  5F033AA17 ,  5F033AA29 ,  5F033AA64 ,  5F033AA66 ,  5F033AA68 ,  5F033AA71 ,  5F033BA02 ,  5F033BA12 ,  5F033BA15 ,  5F033BA25 ,  5F033BA38 ,  5F033BA41 ,  5F033CA01 ,  5F033EA03 ,  5F033EA11 ,  5F033EA19 ,  5F033EA25 ,  5F033EA28