特許

J-GLOBAL ID：200903079043093410

利得可変増幅回路

発明者： 高野 健一 ,  石川 明彦
出願人/特許権者： 富士通株式会社
代理人 (1件)： 茂泉 修司
公報種別：公開公報
出願番号（国際出願番号）：特願平9-339683
公開番号（公開出願番号）：特開平11-177357
出願日： 1997年12月10日
公開日（公表日）： 1999年07月02日
要約：

【要約】【課題】利得を所定の値に設定することが可能な利得可変増幅回路に関し、CMOS化した場合の、利得のバラツキを少なく補正し易い回路を実現する。【解決手段】予め個別に設定された相互コンダクタンスGm0〜Gmnを有する電圧入力-電流出力型の複数の差動増幅器A0〜Anの入力端子Vin+,Vin-及び出力端子I+,I-をそれぞれ共通接続し、選択制御部S0〜Snが、該差動増幅器A0〜Anをプログラマブルな制御信号N0〜Nnにより選択作動する。好ましくは、各差動増幅器A0〜Anの該電圧/電流変換部における差動対のソース結合部に外部からのバイアス供給が可能なCMOS抵抗を接続する。

請求項（抜粋）：

入力端子及び出力端子がそれぞれ共通接続され予め個別に設定された相互コンダクタンスを有する電圧入力-電流出力型の複数のCMOS差動増幅器と、各差動増幅器をプログラマブルな制御信号により選択作動する選択制御部と、で構成されたことを特徴とする利得可変増幅回路。

IPC (3件)：

H03G 3/10 ,  H03F 3/45 ,  H03K 19/0948

FI (3件)：

H03G 3/10 B ,  H03F 3/45 A ,  H03K 19/094 B