電界効果型トランジスタの製造方法

発明者：
出願人/特許権者：
代理人 (1件)：清水守 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-290576
公開番号（公開出願番号）：特開平7-142726
出願日： 1993年11月19日
公開日（公表日）： 1995年06月02日
要約：

【要約】 (修正有)【目的】漏れ電流、寄生抵抗、短チャネル効果及びホットキャリア効果を抑制したFETの製法を提供する。【構成】半導体基板上にゲート電極24、その側面に31a,31b、及び27a,27bの2重サイドウォールを形成し、この2重サイドウォールをマスクにしてソース・ドレイン領域に深いn- 拡散層30a,30bを形成する。サイドウォール27a,27bだけをエッチング除去し、L型サイドウォール31a,31bは残して、ソース・ドレイン領域に浅いn+拡散層32a,32bを形成し、次にL型サイドウォール31a,31bをエッチング除去し、ゲート電極24をマスクにしイオン注入法により、LDD用n- 層を形成する。また層間絶縁膜を形成し、その平滑化と、ソース・ドレイン拡散層の活性化のために熱処理を行う。ゲート電極配線とバリアメタルを含む積層メタル配線とコンタクトをとる。

請求項（抜粋）：

サリサイド構造を有する電界効果型トランジスタの製造方法において、(a)半導体基板上のアクティブ領域にゲート電極を形成する工程と、(b)該ゲート電極の側面に第1のL型サイドウォール及びその上に堆積される第2のサイドウォールを有する2重サイドウォールを形成する工程と、(c)ソース・ドレイン領域及び前記ゲート電極上に高融点金属シリサイド膜を形成する工程と、(d)前記2重サイドウォールをマスクにしてソース・ドレイン領域に深い接合の不純物拡散層を形成する工程と、(e)前記2重サイドウォールの第2のサイドウォールをエッチング除去し、前記第1のL型サイドウォールを残した状態で、ソース・ドレイン領域に浅い接合の不純物拡散層を形成する工程と、(f)前記第1のL型サイドウォールをエッチング除去し、ゲート電極をマスクにして大斜角斜め回転イオン注入法により、LDD用の不純物拡散層を形成する工程と、(g)多層の層間絶縁膜を形成し、該層間絶縁膜の平滑化と、ソース・ドレイン拡散層を活性化するための熱処理を行う工程と、(h)ゲート電極配線とソース・ドレイン領域をバリアメタルを含む積層メタル配線とコンタクトをとる工程とを順に施すことを特徴とする電界効果型トランジスタの製造方法。

IPC (4件)：

H01L 29/78 , H01L 21/336 , H01L 21/8238 , H01L 27/092

FI (2件)：

H01L 29/78 301 P , H01L 27/08 321 E

引用特許：

審査官引用 (3件)

特開昭60-072274
特開平1-274475
特開平2-003935

前のページに戻る