特許

J-GLOBAL ID：200903079072472498

発振回路

発明者： 山下 寛樹 ,  福田 幸二 ,  根本 亮 ,  金井 久亮 ,  山本 恵一
出願人/特許権者： 株式会社日立製作所
代理人 (1件)： 筒井 大和
公報種別：公開公報
出願番号（国際出願番号）：特願2007-200351
公開番号（公開出願番号）：特開2009-038542
出願日： 2007年08月01日
公開日（公表日）： 2009年02月19日
要約：

【課題】高精度な発振回路を提供する。【解決手段】例えば、奇数段のインバータ回路IVを含んだ複数のリングオシレータ部RO1,RO2と、このRO1,RO2の出力ノードRO_O1,RO_O2の信号を加算する加算部ADDを設ける。そして、このADDの加算結果をクロック信号として出力ノードOSC_Oから出力すると共に、この出力ノードOSC_OをRO1,RO2の入力ノードRO_I1,RO_I2に帰還する。これによって、例えばRO1,RO2の遅延時間がそれぞれ標準偏差σの正規分布に基づいてばらつく場合に、OSC_Oから得られるクロック信号のばらつきをσ/√2とすることが可能となる。【選択図】図1

請求項（抜粋）：

入力ノードと出力ノードの間で縦続接続された奇数段のインバータ回路をそれぞれが含んだN個(N≧2)の遅延回路部と、 前記N個の遅延回路部のそれぞれの出力ノードの信号を加算する加算部と、 前記加算部での加算結果を前記N個の遅延回路部のそれぞれの入力ノードに共通に帰還する帰還ループとを有することを特徴とする発振回路。

IPC (5件)：

H03K 3/03 ,  H03L 7/099 ,  H03K 3/023 ,  H03K 3/354 ,  H03K 5/00

FI (5件)：

H03K3/03 ,  H03L7/08 F ,  H03K3/023 A ,  H03K3/354 B ,  H03K5/00 F

Fターム (27件)：

5J039AC14 ,  5J039AC19 ,  5J039KK01 ,  5J039KK10 ,  5J039KK13 ,  5J039KK16 ,  5J039KK18 ,  5J039KK33 ,  5J039MM10 ,  5J043AA22 ,  5J043GG02 ,  5J043LL01 ,  5J106AA04 ,  5J106BB01 ,  5J106BB03 ,  5J106CC02 ,  5J106CC19 ,  5J106CC21 ,  5J106CC41 ,  5J106CC52 ,  5J106DD13 ,  5J106DD24 ,  5J106GG01 ,  5J106JJ01 ,  5J106KK25 ,  5J106KK37 ,  5J106LL01

引用特許：

出願人引用 (1件)

• クロック発生回路
  公報種別：公開公報   出願番号：特願2002-306653   出願人：株式会社ルネサステクノロジ