特許

J-GLOBAL ID：200903079073699283

半導体記憶装置およびその製造方法

発明者： 上田 健次
出願人/特許権者： 松下電子工業株式会社
代理人 (1件)： 前田 弘 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平7-131373
公開番号（公開出願番号）：特開平8-330450
出願日： 1995年05月30日
公開日（公表日）： 1996年12月13日
要約：

【要約】【目的】 微細化を行っても書き込み効率が低下しない構造を有するフローティングゲート型EEPROMを提供する。【構成】 表面部に第1のn型拡散層12a及び第2のn型拡散層12bが形成されているp型半導体基板11上に第5の酸化シリコン膜17を介してフローティングゲート18Aが形成されている。フローティングゲート18Aは中空部を有しており、コントロールゲート20Aは第1のポリシリコン酸化膜19を介してその中空部に入り込んだ構造を有している。このため、フローティングゲート-コントロールゲート間の静電容量は従来よりも格段に大きくなるので、EEPROMを微細化しても情報の書き込み時のフローティングゲート18Aの電位を高く保つことができる。

請求項（抜粋）：

一導電型の半導体基板と、前記半導体基板上に形成された第1の絶縁膜と、前記第1の絶縁膜の上の所定領域に形成されたフローティングゲートと、前記半導体基板の表面部における前記フローティングゲートの一方の側端の下方に形成された前記半導体基板と反対の導電型の第1の拡散層と、前記半導体基板の表面部における前記フローティングゲートの他方の側端の下方に形成された前記半導体基板と反対の導電型の第2の拡散層と、前記フローティングゲート表面に形成された第2の絶縁膜と、前記第2の絶縁膜表面に形成されたコントロールゲートとを備えた半導体記憶装置において、前記フローティングゲートは中空部を有しており、前記第2の絶縁膜は、前記フローティングゲートの中空部の壁面にも形成されており、前記コントロールゲートは、前記フローティングゲートの中空部の壁面に形成された前記第2の絶縁膜表面にも形成されていることを特徴とする半導体記憶装置。

IPC (6件)：

H01L 21/8247 ,  H01L 29/788 ,  H01L 29/792 ,  G11C 16/02 ,  G11C 16/04 ,  H01L 27/115

FI (3件)：

H01L 29/78 371 ,  G11C 17/00 307 D ,  H01L 27/10 434