特許
J-GLOBAL ID：200903079078559200
半導体装置およびその製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
宮井 暎夫
公報種別：公開公報
出願番号（国際出願番号）：特願平5-115793
公開番号（公開出願番号）：特開平6-334049
出願日： 1993年05月18日
公開日（公表日）： 1994年12月02日
要約：
【要約】【目的】 バイアホールエッチング時のSOG層のアンダーカットを防止し、高信頼性の半導体装置を実現する。【構成】 半導体基板上に形成された第1の配線22と、この第1の配線22上に形成された第1のシリコン酸化膜23と、この第1のシリコン酸化膜23上に形成されたSOG層24と、このSOG層24上にプラズマCVD方式により形成された屈折率が1.45以下の高水分透過性の第2のシリコン酸化膜25と、第1のシリコン酸化膜23および第2のシリコン酸化膜25ならびにSOG層24を貫通し第1の配線22まで達したバイアホール27と、第2のシリコン酸化膜25上に形成されバイアホール27を介して第1の配線22に接続された第2の配線26とを備えている。
請求項（抜粋）：
半導体基板上に形成された第1の配線と、この第1の配線上に形成された第1の絶縁膜と、この第1の絶縁膜上に形成されたガラス層と、前記ガラス層上に形成された高水分透過性の第2の絶縁膜と、前記第1および第2の絶縁膜ならびに前記ガラス層を貫通し前記第1の配線まで達したバイアホールと、前記第2の絶縁膜上に形成され前記バイアホールを介して前記第1の配線に接続された第2の配線とを備えた半導体装置。
IPC (3件)：
H01L 21/90
, H01L 21/316
, H01L 21/3205
